电子设计自动化第一章

电子设计自动化第一章第一页，共七十二页，编辑于2023年，星期一一、主要参考书

1、《EDA技术实用教程》潘松黄继业2、《VHDL实用教程》潘松王国栋3、《VHDL硬件描述语言与数字逻辑电路设计》

侯伯亨4、《用VHDL设计电子线路》边计年5、《VHDL数字电路设计与应用实践教程》

王振红第二页，共七十二页，编辑于2023年，星期一第三页，共七十二页，编辑于2023年，星期一第四页，共七十二页，编辑于2023年，星期一二、要求及学时安排

本课程计划51学时：讲授42学时，实验18课时；第1周—第14周每周3学时共42学时；上机实验时间安排在课程过半后；上课时间：每周一5-6节、周三5-6节；上机时间：另行安排；其中试卷考试成绩为70分，作业、出勤占5分、实验共占25分。第五页，共七十二页，编辑于2023年，星期一三、本课程的主要内容第一章电子设计自动化引论4学时第二章可编程逻辑器件应用3学时第三章VHDL语言程序设计初步13学时第四章VHDL语言程序设计进阶14学时第五章有限状态机设计4学时第六章VHDL程序设计举例6学时第六页，共七十二页，编辑于2023年，星期一设计的目的:实现控制对象需要完成的功能电子系统设计的发展实现功能的手段:随着电子技术的发展而发展晶体管电路设计集成电路设计可编程逻辑器件设计在系统可编程逻辑器件设计硬件设计硬件设计和软件设计EDA技术第七页，共七十二页，编辑于2023年，星期一第一章电子设计自动化引论基本术语1、电子设计自动化（EDA）ElectronicDesignAutomation2、专用集成电路（ASIC）ApplicationSpecificIntegratedCircuit3、电子系统设计自动化（ESDA）ElectronicSystemDesignAutomation4、硬件描述语言（HDL）HardwareDescriptionLanguage第八页，共七十二页，编辑于2023年，星期一第一章电子设计自动化引论5、VHDLVery-High-SpeedIntegratedCircuitHardwareDescriptionLanguage6、复杂可编程逻辑器件（CPLD）

ComplexProgrammableLogicDevice7、现场可编程门阵列（FPGA)FieldProgrammableGateArray8、在系统可编程（ISP）

In-SystemProgrammability9、寄存器传输级（RTL)

RegisterTransferLevel第九页，共七十二页，编辑于2023年，星期一第一章电子设计自动化引论现代电子设计的特点：1、电子器件和系统的发展趋向于支持EDA；2、借助硬件描述语言，使硬件设计与软件技术得到有机的融合；3、电子器件和系统设计趋于规范化和标准化；4、应用系统设计已从单纯的ASIC设计走向系统设计和片上系统SOC（SystemOfChip);第十页，共七十二页，编辑于2023年，星期一SOC：SYSTEMONACHIPSOPC：SYSTEMONAPROGAMMABLECHIP

SOPCNIOSEthernetInterfaceARMUARTRAM/ROMFIFOUSB

PCIDSPBlocksPLLsSDRAMCONTROLVGAPS2MultiplyUnitJPEGCPL

FIR，IIR，FFT第十一页，共七十二页，编辑于2023年，星期一大规模FPGANios嵌入式系统IP软核

FlashROM固体硬盘SRAM

内存

SDRAM

内存嵌入式Bios嵌入式ROM嵌入式RAM嵌入式FIFOSDRAM控制模块硬件DSP模块RS232CAN控制器DMAVGA控制器RS232接口电路

PS2键盘接口PS2鼠标接口Ethernet接口内部时钟PIC接口浮点算术协处理器VGA接口

PS/2键盘/鼠标接口

D/A接口

A/D接口

LCD接口

LED接口

USB控制器UARTFIFO并行接口

图象或语音采样接口

立体声输出接口

通用I/O口

应用系统

SOPC第十二页，共七十二页，编辑于2023年，星期一第十三页，共七十二页，编辑于2023年，星期一第一章电子设计自动化引论电子系统设计方法第十四页，共七十二页，编辑于2023年，星期一第一节基于EDA技术的数字系统设计一、关于EDAEDA是20世纪90年代初，从CAD、CAM、CAT和CAE的概念发展起来的。

EDA技术是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。第十五页，共七十二页，编辑于2023年，星期一EDA广义应用范畴和功能第十六页，共七十二页，编辑于2023年，星期一EDA技术实现目标

一般地，利用EDA技术进行电子系统设计，最后的目标是完成专用集成电路（ASIC）的设计与实现。2.半定制或全定制ASIC3.混合ASIC1.超大规模可编程逻辑器件第十七页，共七十二页，编辑于2023年，星期一二、EDA技术的发展第十八页，共七十二页，编辑于2023年，星期一1、80年代前的ECAD技术第十九页，共七十二页，编辑于2023年，星期一2、80年代初的ECAD技术第二十页，共七十二页，编辑于2023年，星期一3、90年代的EDA技术第二十一页，共七十二页，编辑于2023年，星期一4、21世纪的EDA技术——面向SOC第二十二页，共七十二页，编辑于2023年，星期一第二十三页，共七十二页，编辑于2023年，星期一第二十四页，共七十二页，编辑于2023年，星期一第二十五页，共七十二页，编辑于2023年，星期一三、系统设计方法数字系统的描述层次第二十六页，共七十二页，编辑于2023年，星期一数字系统的描述层次系统级：用语言提供的高级结构实现算法运行的模型，定义系统外部接口。算法级：用语言提供的高级结构实现算法运行的模型。RTL级：描述数据在寄存器之间流动和如何处理、控制这些数据流动的模型。门级：描述逻辑门以及逻辑门之间的连接模型。电路级：与具体电路对应，描述器件中三极管和存储节点以及它们之间的连接模型。第二十七页，共七十二页，编辑于2023年，星期一第二十八页，共七十二页，编辑于2023年，星期一三、系统设计方法1、自底向上设计方法（Bottom-Up）这种设计方法在系统功能划分完成后，利用所选择的元器件进行逻辑电路设计，完成系统各独立功能模块设计，然后将个功能模块按搭积木原则连接起来构成更大的功能模块，直到构成整个系统，完成系统的硬件设计。

第二十九页，共七十二页，编辑于2023年，星期一三、系统设计方法2、自顶向下设计方法(Top-Down)

步骤是采用可完全独立于目标器件芯片物理结构的硬件描述语言，如VHDL，在系统的基本功能或行为级上对设计的产品进行描述和定义，结合多层次的仿真技术，在确保设计的可行性与正确性的前提下，完成功能确认。然后利用EDA工具的逻辑综合功能，把功能描述转换成某一具体目标芯片的网表文件，输出给该器件厂商的布局布线适配器，进行逻辑映射及布局布线，再利用产生的仿真文件进行包括功能和时序的验证，以确保实际系统的性能。第三十页，共七十二页，编辑于2023年，星期一三、系统设计方法3、中间相遇的设计方法

首先写出需求说明，然后直接在门级进行设计。设计者手工绘制原理图，把门安排在适当的位置，并把它们相互之间连接起来。在绘制原理图时，不仅需要考虑电路的功能，还要考虑需求说明中的要求。第三十一页，共七十二页，编辑于2023年，星期一三、系统设计方法4、嵌入式设计方法它的最主要的特点是大量知识产权（IntellectualProperty——IP）模块的复用

,这种ＩＰ模块可以是ＲＡＭ、ＣＰＵ及数字信号处理器等。在系统设计中引入ＩＰ模块，使得设计者可以只设计实现系统其它功能的部分以及与ＩＰ模块的互连部分

,从而简化设计

,缩短设计时间。第三十二页，共七十二页，编辑于2023年，星期一第二节硬件描述语言一、HDL定义用来对电子系统硬件进行行为描述、结构描述、数据流描述和门级描述的语言。现在电子设计流行的硬件描述语言有两种：1、VHDL语言2、VerilogHDL语言另外，各公司也设计出适应本公司的硬件描述语言。如ALTERA公司AHDL语言第三十三页，共七十二页，编辑于2023年，星期一二、VHDL发展历史第三十四页，共七十二页，编辑于2023年，星期一VHDL语言的进展第三十五页，共七十二页，编辑于2023年，星期一三、VHDL语言的特点及其总体结构第三十六页，共七十二页，编辑于2023年，星期一总体结构第三十七页，共七十二页，编辑于2023年，星期一四、VHDL语言与VerilogHDL语言比较第三十八页，共七十二页，编辑于2023年，星期一VHDL与VerilogHDL的描述层次第三十九页，共七十二页，编辑于2023年，星期一五、VHDL综合

综合（Synthesis），字面含义为：把抽象的实体结合成单一统一的实体，即把某些东西结合到一起，把设计抽象层次中的一种表示转化成另一种表示的过程。对于电子设计领域综合可以表示为将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配而成的过程。第四十页，共七十二页，编辑于2023年，星期一五、VHDL综合

设计过程中的每一步都可称为一个综合环节。

(1)从自然语言转换到VHDL语言算法表示，即自然语言综合；

(2)从算法表示转换到寄存器传输级(RegisterTransportLevel，RTL)，即从行为域到结构域的综合，即行为综合；

(3)RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合；

第四十一页，共七十二页，编辑于2023年，星期一五、VHDL综合

设计过程中的每一步都可称为一个综合环节。

(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件，就可以使对应的FPGA变成具有专门功能的电路器件。第四十二页，共七十二页，编辑于2023年，星期一五、VHDL综合

综合器：能够自动将一种设计表示形式向另一种设计表示形式转换的计算机程序，或协助进行的手工转换程序。它可以将高层次的表示转化为低层次的表示，可以从行为域转化为结构域，可以将高一级抽象的电路表示（如算法级）转化为低一级的表示（如门级），并可以用某种特定的技术实现。第四十三页，共七十二页，编辑于2023年，星期一CC、ASM...程序、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器

COMPILER编译器和综合功能比较VHDL/VERILOG.程序

硬件描述语言综合器

SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程第四十四页，共七十二页，编辑于2023年，星期一VHDL综合器运行流程第四十五页，共七十二页，编辑于2023年，星期一六、基于VHDL的自顶向下设计方法

基于VHDL的自顶向下设计方法是使用VHDL模型在所有综合级别上对硬件设计进行说明、建模和测试。必须依赖于功能级强大的EDA工具、VHDL语言、ASIC制造工艺和FPGA开发技术。设计项目过程包括自然语言说明到VHDL的系统描述、系统分解、RTL模型建立、门级模型产生、到最终的可以实现物理布线的底层电路。第四十六页，共七十二页，编辑于2023年，星期一自顶向下的设计流程:第四十七页，共七十二页，编辑于2023年，星期一EDA与传统电子设计方法的比较手工设计方法的缺点是：

1)复杂电路的设计、调试十分困难。

2)如果某一过程存在错误，查找和修改十分不便。

3)设计过程中产生大量文档，不易管理。

4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。

5)只有在设计出样机或生产出芯片后才能进行实测。EDA技术有很大不同：

1)采用硬件描述语言作为设计输入。

2)库(Library)的引入。

3)设计文档的管理。

4)强大的系统建模、电路仿真功能。

5)具有自主知识产权。

6)开发技术的标准化、规范化以及IP核的可利用性。

7)适用于高效率大规模系统设计的自顶向下设计方案。

8)全方位地利用计算机自动设计、仿真和测试技术。

9)对设计者的硬件知识和硬件经验要求低。10)高速性能好。11)纯硬件系统的高可靠性。第四十八页，共七十二页，编辑于2023年，星期一第三节EDA设计流程及其工具一、常用EDA设计软件按功能分类介绍1、电子电路设计与仿真设计

SPICE/PSPICEEWBMATLAB2、PCB设计软件

PROTELorCADViewlogicPowerPCB3、IC设计

CadenceMentorGraphicsSynopsys第四十九页，共七十二页，编辑于2023年，星期一第三节EDA设计流程及其工具3、IC设计

CadenceMentorGraphicsSynopsys包括设计输入工具：HDL语言输入、原理图输入、状态机输入设计仿真工具：检查设计是否正常综合工具：把HDL变成门级网表布局和布线：用于IC的布局布线物理验证工具：版图设计工具、版图验证工具、版图提取工具第五十页，共七十二页，编辑于2023年，星期一一、常用EDA设计软件4、PLD设计工具

PLD是一种由用户根据需要而自行构造逻辑功能的设计集成电路。设计工具包括五个模块：

设计输入编辑器仿真器

HDL综合器适配器（或布局布线器）下载器第五十一页，共七十二页，编辑于2023年，星期一一、常用EDA设计软件(1)Altera公司软件：MAX+PLUSII、QuartusII器件：MAX3000/7000、FLEX6K/10K、ACEX10K、

APEX20K(2)Xinlinx公司软件：XinlinxWebpack、ISE5.x、Foundation器件：XC9500/4000、Spartan、Vertex(3)Lattice公司软件：ISPExpert器件：ispLSI2000/5000/8000、MACH4/5第五十二页，共七十二页，编辑于2023年，星期一原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置

4、OTP器件编程

功能仿真二、FPGA／CPLD设计流程应用FPGA/CPLD的EDA开发流程:第五十三页，共七十二页，编辑于2023年，星期一1、设计输入(原理图／HDL文本编辑)1）.图形输入图形输入

原理图输入

状态图输入

波形图输入第五十四页，共七十二页，编辑于2023年，星期一2）.HDL文本输入1、设计输入(原理图／HDL文本编辑)

这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。

可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。第五十五页，共七十二页，编辑于2023年，星期一2、综合

整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。第五十六页，共七十二页，编辑于2023年，星期一3、适配适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。第五十七页，共七十二页，编辑于2023年，星期一4时序仿真与功能仿真时序仿真功能仿真

就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。

是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。第五十八页，共七十二页，编辑于2023年，星期一5编程下载

通常，将对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure)，但对于OTPFPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。

FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。第五十九页，共七十二页，编辑于2023年，星期一6硬件测试

最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。第六十页，共七十二页，编辑于2023年，星期一三、PLD设计软件举例——MAX+PLUSII图