模拟电路集成运算放大器

模拟电路集成运算放大器第一页，共三十二页，编辑于2023年，星期六集成电路的外形集成电路的外形(a)双列直插式(b)圆壳式(c)扁平式第二页，共三十二页，编辑于2023年，星期六4.1.1集成运放的电路结构特点一.对称性好，适用于构成差分放大电路。二.集成电路中电阻，其阻值范围一般在几十欧到几十千欧之间，如需高阻值电阻时，要在电路上另想办法。三.在芯片上制作三极管比较方便，常常用三极管代替电阻(特别是大电阻)。四.在芯片上制作比较大的电容和电感非常困难，电路通常采用直接耦合电路方式。五.集成电路中的NPN、PNP管的

值差别较大，通常PNP的≤

10。常采用复合管的形式。第三页，共三十二页，编辑于2023年，星期六一、输入级差分电路，大大减少温漂。二、中间级采用有源负载的共发射极电路，增益大。三、输出级

互补对称电路，带负载能力强四、偏置电路电流源电路，为各级提供合适的静态工作点。输入级偏置电路中间级输出级+uouid4.1.2集成运放电路的组成及其各部分的作用实质上是一个具有高放大倍数的多级直接耦合放大电路。图4.1.1集成运算的基本组成第四页，共三十二页，编辑于2023年，星期六4.1.3集成运放的电压传输特性图4.1.2集成运放的符号和电压传输特性uO=

f(uP-uN)+AoduPuNuOuOuP-uN集成运放的两个输入端分别为同相输入端uP和反向输入端uN。电压传输特性第五页，共三十二页，编辑于2023年，星期六输出电压与其两个输入端的电压之间存在线性放大关系，即集成运放的工作区域线性区域：Aod为差模开环放大倍数非线性区域：输出电压只有两种可能的情况：+UOM或-UOMUOM为输出电压的饱和电压。uOuP-uN+UOM-UOM第六页，共三十二页，编辑于2023年，星期六4.3集成运放电路简介典型的集成运放双极型集成运放F007CMOS集成运放C14573一、引脚4.3.1双极型集成运放F007

F007的引脚及连接示意图(a)(b)连接示意图12348765第七页，共三十二页，编辑于2023年，星期六二、电路原理图图4.3.1

F007电路原理图第八页，共三十二页，编辑于2023年，星期六1.偏置电路+VCCT8-VCCT9T12T13T10T11R4R5I8I3,4IC9IC10IREFIC13至输入级至中间级基准电流：基准电流产生各放大级所需的偏置电流。各路偏置电流的关系：IREFI11IC10I3,4IC9IC8IC12IC13微电流源镜像电流源输入级镜像电流源中间级输出级图4.3.1-1

F007的偏置电路第九页，共三十二页，编辑于2023年，星期六2.输入级

T1、T2、T3、T4组成共集-共基差分放大电路；T1、T2

基极接收差分输入信号。T5、T6

有源负载；

T4

集电极送出单端输出信号至中间级。uO

RW

调零电阻，R外接电阻。

T7

与R2组成射极输出器。+VCC-VEET6R1I3,4IC10IC9R2R3RRWT4T2T7T5T3T1T8T9图4.3.1-2uI2uI1第十页，共三十二页，编辑于2023年，星期六若暂不考虑T7

和调零电路则电路可简化为：+VCC-VEEI3,4T4T2T3T1I8RCRCuI1uI2uO

(1).T1、T2共集组态，具有较高的差模输入电阻和共模输入电压。

(2).共基组态的T3、T4，与有源负载T5、T6组合，可以得到很高的电压放大倍数。

(3).T3、T4共基接法能改善频率响应。

(4).该电路具有共模负反馈，能减小温漂，提高共模抑制比。图4.3.1.2

简化示意图第十一页，共三十二页，编辑于2023年，星期六3.中间级图4.3.1-3中间级示意图+VCC-VEET15T16IC13R7T17R830pF输入来自T4

和T6集电极；输出接在输出级的两个互补对称放大管的基极。中间级T16、T17

组成复合管，T13作为其有源负载。

8、9两端外接30pF校正电容防止产生自激振荡。第十二页，共三十二页，编辑于2023年，星期六4.输出级IC13R8uo+VCC-VEET14uID1R9R10T19T18R7T15D2图4.3.1-4

F007输出级原理电路

T14、T18

、T19

准互补对称电路；

D1、D2

、R9、R10

过载保护电路；

T15

、R7、R8

为功率管提供静态基流。调节R7、R8阻值可调节两个功率管之间的电压差。这种电路称为UBE

倍增电路。第十三页，共三十二页，编辑于2023年，星期六4.3.2.单极型集成运放T2+vDD-vssui1ui2vGS3vGS4uoD1uoD2vGS1vGS2T3T1T4iD3iD4iD1iD2IREFTREFT5T6T7ID5ID6I0vGS7vGS6vGS5vGSR一、电路结构双入双出差分式放大电路耗尽型NMOSFET对管T1、T2有源负载增强型NMOSFET对管T3

T4偏置电路TREF、T5、T6T7组成。二、工作原理电路的基准电流

IREF＝ID5＝ID6＝I0静态分析

ID1＝ID2＝I0/2输出电压UoQ＝UoD1Q-UoD2Q＝0动态分析

uo＝uoD1-uoD2差模电压增益

AVD＝uo/uid＝-gm(rds1//rds3).第十四页，共三十二页，编辑于2023年，星期六4.4集成运放的性能指标及低频等效电路一、开环差模电压增益Aod一般用对数表示，定义为单位：分贝理想情况Aod为无穷大；实际情况Aod

为100~140dB。4.4.1集成运放的主要性能指标第十五页，共三十二页，编辑于2023年，星期六二、输入失调电压UIO三、输入失调电压温漂UIO

定义：为了使输出电压为零，在输入端所需要加的补偿电压。一般运放：UIO

为1~10mV；高质量运放：UIO

为1mV以下。定义：一般运放为每度10~20V；高质量运放低于每度0.5V以下；第十六页，共三十二页，编辑于2023年，星期六四、输入失调电流IIO五、输入失调电流温漂IIO当输出电压等于零时，两个输入端偏置电流之差，即定义：一般运放为几十~一百纳安；高质量的低于1nA。定义：一般运放为每度几纳安；高质量的每度几十皮安。第十七页，共三十二页，编辑于2023年，星期六六、输入偏置电流IIB七、差模输入电阻rid八、共模抑制比KCMR定义：输出电压等于零时，两个输入端偏置电流的平均值。定义：一般集成运放为几兆欧。定义：多数集成运放在80dB以上，高质量的可达160dB。第十八页，共三十二页，编辑于2023年，星期六九、最大共模输入电压UIcm输入端所能承受的最大共模电压。十、最大差模输入电压UIdm

反相输入端与同相输入端之间能够承受的最大电压。十一、-3dB带宽fH表示Aod

下降3dB时的频率。一般集成运放fH只有几赫至几千赫。第十九页，共三十二页，编辑于2023年，星期六十二、单位增益带宽

fc

Aod

降至0dB时的频率，此时开环差模电压放大倍数等于1。十三、转换速率SR额定负载条件下，输入一个大幅度的阶跃信号时，输出电压的最大变化率。单位为V/s。在实际工作中，输入信号的变化率一般不要大于集成运放的SR

值。其他技术指标还有：最大输出电压、静态功耗及输出电阻等。第二十页，共三十二页，编辑于2023年，星期六4.4.2集成运放的低频等效电路考虑各种失调因素时等效电路图不考虑各种失调因素的电路图第二十一页，共三十二页，编辑于2023年，星期六4.5集成运放的种类及选择4.5.1集成运放的发展概况4.5.2集成运放的种类一、按工作原理分类1.电压放大型F007、F3242.电流放大型LM3900、F19003.跨导型LM3080、F30804.互阻型AD8009、AD8011二、按可控性分类1.可变增益运放2.选通运放第二十二页，共三十二页，编辑于2023年，星期六1.高精度型性能特点：漂移和噪声很低，开环增益和共模抑制比很高，误差小。（F5037）2.低功耗型性能特点：静态功耗一般比通用型低1~2个数量级(不超过毫瓦级)，要求电压很低，有较高的开环差模增益和共模抑制比。（TLC2552）三、按性能指标分类第二十三页，共三十二页，编辑于2023年，星期六3.高阻型性能特点：通常利用场效应管组成差分输入级，输入电阻高达1012

。高阻型运放可用在测量放大器、采样-保持电路、带通滤波器、模拟调节器以及某些信号源内阻很高的电路中。（F3130）4.高速型大信号工作状态下具有优良的频率特性，转换速率可达每微秒几十至几百伏，甚至高达1000V/s，单位增益带宽可达10MHz，甚至几百兆。性能特点：第二十四页，共三十二页，编辑于2023年，星期六常用在A/D和D/A转换器、有源滤波器、高速采样-保持电路、模拟乘法器和精度比较器等电路中。（F3554）5.高压型性能特点：输出电压动态范围大，电源电压高，功耗大。6.大功率型性能特点：可提供较高的输出电压较大的输出电流，负载上可得到较大的输出功率。4.5.3运放的选择（略）第二十五页，共三十二页，编辑于2023年，星期六4.6集成运放的使用一、集成运放的外引线（管脚）二、使用中可能出现的异常现象1.不能调零调零电位器故障；电路接线有误或有虚焊；反馈极性接错或负反馈开环；集成运放内部损坏；重新接通即可恢复为输入信号过大而造成“堵塞”现象原因4.6.1使用时必做的工作第二十六页，共三十二页，编辑于2023年，星期六2.漂移现象严重存在虚焊点运放产生自激振荡或受强电磁场干扰集成运放靠近发热元件输入回路二极管受光照射调零电位器滑动端接触不良集成运放本身损坏或质量不合格原因3.产生自激振荡消振措施按规定部位和参数接入校正网络防止反馈极性接错避免负反馈过强合理安排接线，防止杂散电容过大第二十七页，共三十二页，编辑于2023年，星期六4.6.2保护措施一、输入保护(a)防止输入差模信号幅值过大(b)防止输入共模信号幅值过大+V+AR1D1D2RFR-VuOuI保护元件保护元件uO+AR1RFD1D2uI保护元件图4.6.1输入保护措施第二十八页，共三十二页，编辑于2023年，星期六二、电源极性错接保护