微型计算机技术及应用习题答案

微处理器、微型计算机和微型计算机系统三者之间有什么不一样？答：①微处理器是微型计算机关键，是微型计算机一部分。它是集成在一块芯片上CPU，由运算器和控制器组成。②微型计算机存放器I/③微型计算机系统包含微型计算机、外设及系统软件三部分。CPU在内部结构上由哪几部分组成？CPU应具备哪些主要功效？答：1.CPU在内部结构上由以下几部分组成：算术逻辑部件(ALU)；累加器和通用存放器组；程序计数器(指令指针)、指令存放器和译码器；时序和控制部件。2.CPU应具备以下主要功效：能够进行算术和逻辑运算；可保留少许数据；能对指令进行译码并执行要求动作；能和存放器、外设交换数据；提供整个系统所需要定时和控制；能够响应其余部件发来中止请求。累加器和其余通用存放器相比，有何不一样？答：许多指令执行过程以累加器为中心；输入/输出指令通常也以累加器来完成。微处理器控制信号有哪两类？答：一类是经过对指令译码，由CPU内部产生。这些信号由CPU送到存放器、I/O接口电路和其余部件。另一类是微型机系统其余部件送到CPU。通惯用来向CPU发出请求。如中止请求、总线请求等。微型计算机采取总线结构有什么优点？答：首先是系统中各功效部件之间相互关系变为各个部件面向总线单一关系。其次是一个部件只要符合总线标准，就能够连接到采取这种总线标准系统中，使系统功效得到扩充。数据总线和地址总线在结构上有什么不一样之处？假如一个系统数据和地址适用一套总线或者适用部分总线，那么，要靠什么来区分地址或数据？答：1.数据总线是双向三态；地址总线是单向输出三态。2.数据和地址复用时，必须有一个地址选通信号来区分该总线上输出是地址还是数据。控制总线传输信号大致有哪几个？答：包含CPU送往存放器和I/O接口控制信号，如读信号、写信号、中止响应信号、存放器和I/O接口区分信号等。还包含其余部件送到CPU信号，如时钟信号、中止请求信号、准备就绪信号等。总线接口部件有哪些功效？请逐一进行说明。答：1.总线接口部件功效是负责与存放器、I/O端口传送数据。2.详细讲：①总线接口部件要从内存取指令送到指令队列；②CPU执行指令时，总线接口部件要配合执行部件从指定内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件操作结果传送到指定内存单元或外设端口中。8086总线接口部件由哪几部分组成？答：4个段地址存放器CS、DS、ES、SS；16位指令指针存放器IP；20位地址加法器；6字节指令队列。8086执行部件有什么功效？由哪几部分组成？答：1.8086执行部件功效是负责指令执行。2.4个通用存放器AX、BX、CX、DX；4个专用存放器BP、SP、SI、DI；标志存放器FLAGS和算术逻辑单元ALU。状态标志和控制标志有何不一样？程序中是怎样利用这两类标志？8086状态标志和控制标志分别有哪些？答：1.不一样之处于于：状态标志由前面指令执行操作结果对状态标志产生影响，即前面指令执行操作结果决定状态标志值。控制标志是人为设置。2.利用状态标志可进行计算和判断等操作。利用控制标志可对某一个特定功效(如单步操作、可屏蔽中止、串操作指令运行方向)起控制作用。3.8086状态标志有：SF、ZF、PF、CF、AF和OF计6个。8086控制标志有：DF、IF、TF计3个。8086/8088和传统计算机相比在执行指令方面有什么不一样？这么设计思想有什优点？答：1.传统计算机在执行指令时，指令提取和执行是串行进行。8086/8088CPU总线接口部件和执行部件在提取和执行指令时是并行同时工作。2.8086/8088CPU设计思想有力地提升了CPU工作效率，这也正是8086/8088成功原因之一。总线周期含义是什么？答：总线周期含义是总线接口部件完成一个取指令或传送数据完整操作所需最少时钟周期数。在总线周期T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入等候状态TW？TW在哪儿插入？怎样插入？答：1.在总线周期T1、T2、T3、T4状态，CPU分别执行以下动作：T1状态：CPU往多路复用总线上发出地址信息，以指出要寻找存放单元或外设端口地址。T2状态：CPU从总线上撤消地址，而使总线低16位浮置成高阻状态，为传输数据做准备。总线高4位(A19~A16)用来输出本总线周期状态信息。T3状态：多路总线高4位继续提供状态信息。低16位(8088为低8位)上出现由CPU写出数据或者CPU从存放器或端口读入数据。T4状态：总线周期结束。2.当被写入数据或者被读取数据外设或存放器不能及时地配合CPU传送数据。这时，外设或存放器会经过“READY”信号线在T3状态开启之前向CPU发一个“数据未准备好信号”，于是CPU会在T3之后插入一个或多个附加时钟周期TW。3.TW插在T3状态之后，紧挨着T3状态。4.插入TW状态时总线上信息情况和T3状态信息情况一样。当CPU收到存放器或外设完成数据传送时发出“准备好”信号时，会自动脱离TW状态而进入T4状态。CPU开启时，有哪些特征？怎样寻找8086/8088系统开启程序？答：1.CPU开启时，有以下特征：①内部存放器等置为初值；②禁止中止(可屏蔽中止)；③从FFFF0H开始执行程序；④三态总线处于高阻状态。2.8086/8088系统开启程序从FFFF0H单元开始无条件转移指令转入执行。CPU在8086微机系统中，为何惯用AD0作为低8位数据选通信号？答：因为每当CPU和偶地址单元或偶地址端口交换数据时，在T1状态，AD0引腿传送地址信号必定为低电平。而CPU传输特征决定了只要是和偶地址单元或偶地址端口交换数据，则CPU必定经过总线低8位即AD7~AD0传输数据。可见AD0能够用来作为接于数据总线低8位上8位外设接口芯片选通信号8086和8088是怎样处理地址线和数据线复用问题？ALE信号何时处于有效电平？答：1.在总线周期T1状态，复用总线用来输出要访问存放器或I/O端口地址给地址锁存器8282(3片)锁存；在其余状态为传送数据或作传送准备。地址锁存器8282在收到CPU发出地址锁存允许信号ALE后，锁存地址。2.ALE信号在每个总线周期T1状态为有效高电平。信号和A0信号是经过怎样组合处理存放器和外设端口读/写？这种组合决定了8086系统中存放器偶地址体及奇地址体之间应该用什么信号来区分？怎样区分？答：1.组合情况以下：A0操作所用数据引腿00从偶地址开始读/写一个字AD15~AD010从偶地址单元或端口读/写一个字节AD7~AD001从奇地址单元或端口读/写一个字节AD15~AD801从奇地址开始读/写一个字(在第一个总线周期，将低8位数送AD15~AD8，在第二个总线周期，将高8位数送AD7~AD0)AD15~AD8AD7~AD0102.用A0信号来区分偶地址体和奇地址体。3.当A0=0时选中偶地址体，A0=1时选中奇地址体。RESET信号来到后，CPU状态有哪些特点？答：复位信号来到后，CPU便结束当前操作，并对处理器标志存放器FR、IP、DS、SS、ES、其余存放器及指令队列清0，而将CS设置为FFFFH。当复位信号变为低电平后，CPU从FFFF0H单元开始执行程序。非屏蔽中止有什么特点？可屏蔽中止有什么特点？分别用在什么场所？答：1.非屏蔽中止特点有：中止请求从NMI引腿进入，不受中止允许标志IF影响。非屏蔽中止只有一个，其中止类型码为2。2.可屏蔽中止特点有：中止请求从INTR引腿进入，只有在IF=1时CPU才响应该中止。可屏蔽中止有若干个，其中止类型码能够是5~255。3.非屏蔽中止用来处理系统重大故障，如掉电等。可屏蔽中止用在通常外部设备申请中止中。什么叫中止向量？它放在那里？对应于1CH中止向量存放在哪里？假如1CH中止处理子程序从5110H:2030H开始，则中止向量应怎样存放？答：1.中止处理子程序入口地址就是中止向量。2.中止向量放在0段0~3FFH区域中止向量表中。3.对应于类型号为1CH中止向量应放在00070~00073H4个单元中。4.若1CH中止向量为5110H:2030H，则中止向量存放方法为：00070H存放30H，00071H存放20H(IP)；00072H存放10H，00073H存放51H(CS)。非屏蔽中止处理程序入口地址怎样寻找？答：CPU在响应NMI引腿中止请求时，CPU并不需要从中止类型码计算中止向量地址，而是直接从中止向量表中读取00008~0000BH这4个单元对应于中止类型2中止向量就行了。CPU将00008H、00009H两个单元内容装入IP，而将0000AH、0000BH两个单元内容装入CS，于是就转入了对非屏蔽中止处理程序执行。叙述可屏蔽中止响应过程，一个可屏蔽中止或者非屏蔽中止响应后，堆栈顶部四个单元中为何内容？答：首先在CPUINTR引腿上有可屏蔽中止请求输入，且IF=1。在当前指令执行完后，CPU发两个中止响应负脉冲，外设接到第二个负脉冲后，立刻往数据线上给CPU送来中止类型码。然后CPU取中止类型码，将标志FR推入堆栈，去除IF和TF，再将CS和IP推入堆栈来保护断点，进入中止处理子程序并执行，最终弹出IP和CS及标志而中止返回。中止响应后，堆栈顶部四个单元内容分别是：IPL、IPH、CSL、CSH。一个可屏蔽中止请求来到时，通常只要中止允许标志为1，便可在执行完当前指令后响应，在哪些情况下有例外？答：1.恰好碰到CPU执行封锁指令时，必须等下一条指令执行完后才响应中止。2.恰好执行往段存放器传送数据指令，必须等下一条指令执行完后才响应中止。3.执行WAIT或串操作指令时，可在指令执行中响应中止。在编写中止处理子程序时，为何要在子程序中保护许多存放器？有些存放器即使在中止处理子程序中并没有用到也需要保护，这又是为何(联络串操作指令执行时碰到中止这种情况往返答)？答：1.因为中止处理子程序运行时需要使用CPU内部存放器，这些存放器值发生了改变。所以若不加保护在返回原程序时就修改了断点处现场，而使程序不能正常运行。2.因为串操作指令允许在执行过程中进入中止，若与串操作关于存放器未保护好，中止返回时串操作指令就不能正常继续运行。而且还有隐含寻址问题。一个可屏蔽中止响应时，CPU要执行哪些读/写周期？对一个软件中止又怎样？答：1.对可屏蔽中止响应，CPU要执行读/写周期以下：①执行两个中止响应总线周期。并取得中止类型码。②执行一个总线写周期。标志存放器FR值入栈。③执行一个总线写周期。CS值入栈。④执行一个总线写周期。IP值入栈。⑤执行一个总线读周期。读取中止处理子程序入口地址偏移量→IP。⑥执行一个总线读周期。读取中止处理子程序入口地址段地址→CS。2.若是一个软件中止，则跳过上述第①步，而执行②~⑥步。中止处理子程序在结构上通常是怎样一个模式？答：①保护中止时现场，即保护CPU各存放器值。②通常应置IF=1来开放中止，以允许级别较高中止请求进入。③中止处理详细内容。④恢复中止时现场。⑤中止返回指令。软件中止有哪些特点？在中止处理子程序和主程序关系上，软件中止和硬件中止有什么不一样之处？答：1.软件中止有以下特点：①用一条中止指令进入中止处理子程序，而且，中止类型码由指令提供。②进入中止时，不需要执行中止响应总线周期。③不受中止允许标志IF影响。④软件中止优先级最高。⑤软件中止没有随机性。2.软件中止允许在主程序和中止处理子程序之间传递数据。而硬件中止因为是随机，所以不能传递数据。2.378086存放空间最大为多少？怎样用16位存放器实现对20位地址寻址？答：1.8086存放空间最大为220=1MB。2.采取分段方法实现16位存放器实现对20位地址寻址。物理地址=段基址×10H+偏移地址第四章存放器和高速缓存技术计算机内存有什么特点？内存由哪两部分组成？外存通常指哪些设备？外存有什么特点？答：1.内存可被CPU直接访问，内存存取速度快，内存空间大小受到地址总线位数限制。2.内存由ROM和RAM两部分组成。3.外存通常指软盘、硬盘、磁带机上磁带及光盘。4.外存特点是大容量，所存信息即可修改，又可长久保留。但外存速度慢，要配置专用设备。用存放器件组成内存时，为何总是采取矩阵形式？请用一个详细例子进行说明。答：1.为了简化选择内存内部单元地址译码电路及降低译码线数量。2.比如，要组成1K字节内存，若不用矩阵组织这些单元，而是将它们一字排开，就要1024条译码线才能实现对这些单元寻址。译码电路也所以而很复杂。若用32×32来实现排列，就只要32条行选择线和32条列选择线就能够了。所以其译码电路也将变得较为简单。为了节约存放器地址译码电路，通常采取哪些方法？答：①存放器件按矩阵排列；②内存按模块结构设计；③模块内再进行分组处理。在选择存放器件时，最主要考虑原因是什么？另外还应考虑哪些原因？答：1.最主要考虑原因是：易失性、只读性、位容量和速度。2.另外还应考虑：功耗、可靠性和价格等原因。什么叫静态RAM？静态RAM有什么特点？答：1.在电源不停电情况下，信息一旦写入后不会丢失RAM就叫静态RAM。2.静态RAM特点有：不需刷新，所以简化了外部电路；但位容量较类似方法设计动态RAM少，且功耗较大。静态RAM芯片上为何往往只有写信号而没有读信号？什么情况下能够从芯片读得数据？答：1.因为在存放器中，当允许信号有效之后，一定是进行读/写操作，非写即读。所以，只用写信号就能够即控制写操作，又控制读操作。在写操作时，写脉冲发生器送来一个负脉冲作为写入信号；在读操作时，写脉冲发生器不产生负脉冲，而是使端处于高电平，此高电平就用来作为读出信号。2.当芯片允许信号=0及写信号=1时，能够从芯片上读得数据。在对静态存放器进行读/写时，地址信号要分为几个部分？分别产生什么信号？答：1.地址信号分为三个部分。如：A19~A14，A13~A12，A11~A0。2.例中A19~A14用来作为模块选择信号，地址译码器判断A19~A14给出模块选择信号和本模块约定信号是否匹配，如匹配，则再依照或产生内部模块选择信号；A13~A12产生4个矩阵芯片允许信号；A11~A0则作为矩阵内部行地址和列地址。动态RAM工作时有什么特点？和静态RAM比较，动态RAM有什么优点？有什么不足之处？动态RAM通惯用在什么场所？答：1.动态RAM工作时需要对其存放信息定时(约2ms)刷新一次。所以需要刷新控制电路来支持。2.动态RAM优点(优点)为：动态RAM位密度高；动态RAM功耗较低；动态RAM价格低廉，适合于大容量使用。3.动态RAM缺点(不足之处)为：要配置刷新逻辑电路；在刷新周期中，内存模块不能开启读周期或写周期。4.动态RAM通惯用在大容量、低功耗场所。动态RAM为何要进行刷新？刷新过程和读操作比较有什么差异？答：1.因为动态RAM是利用电容存放作用来保留信息，但电容因为放电或泄漏，电荷保留时间较短(约2ms)，若不及时补充电荷会使存放数据丢失，所以需定时刷新以补充所需要电荷。2.刷新过程是由刷新逻辑电路定时完成，且每次对全部模块一行同时刷新，数据不输出，数据总线处于高阻状态。读过程是随机，每次选中一个存放单元(8位)，且数据输出到数据总线上。动态RAM控制器完成什么功效？Intel8203从功效上分为哪两部分？叙述这两部分工作原理。答：1.动态RAM控制器要完成功效有：刷新定时器产生刷新周期并提供各种时序信号，并对CPU读/写操作及刷新操作进行仲裁；刷新地址计数器提供刷新用行地址，并经过多路转换器进行地址切换。2.Intel8203从功效上分为：地址处理部分和时序处理部分两个。3.地址处理部分用来处理动态RAM正常读/写时地址信号(正常行/列地址适用一组地址线区分)和刷新过程中地址信号(区分正常行地址及刷新周期行地址)。时序处理部分经过一个基按时钟来产生各种时序；经过一个仲裁器来处理刷新请求和内存正常读/写请求之间矛盾。内部有两级同时电路用来对外部请求信号实现同时。ROM、PROM、EPROM分别用在什么场所？答：①ROM用在一个计算机系统完成开发以后，容纳不再修改程序和数据。且批量产量要大场所。②PROM用于非批量场所。③EPROM用于软件或系统开发阶段及批量很小场所。第五章微型计算机和外设数据传输外部设备为何要经过接口电路和主机系统相连？存放器需要接口电路和总线相连吗？为何？答：1.因为外设功效多个多样，对于模拟量信息外设必须要进行A/D和D/A转换，而对于串行信息外设则必须转换为并行信息，对于并行信息外设还要选通。而且外设速度比CPU慢多，必须增加缓冲功效。只有这么计算机才能使用这些外设。而全部这些信息转换和缓冲功效均由接口电路才能完成。2.存放器不需要接口电路和总线相连。3.因为存放器功效单一，且速度与CPU相当。所以可直接挂在CPU总线上。是不是只有串行数据形式外设需要接口电路和主机系统连接？为何？答：1.不是。并行数据形式外设也需要接口电路和主机系统连接。2.因为，CPU每次只能访问一个外设，所以并行信息外设需增加选通功效，才能满足CPU访问要求，必须用接口电路。接口电路作用是什么？按功效可分为几类？答：1.接口电路作用就是在外设和CPU之间起信息变换和缓冲功效。2.按功效可分为两类：一个是使微处理器正常工作所需要辅助电路。另一个是输入/输出接口电路。数据信息有哪几类？举例说明它们各自含义。答：1.数据信息有四类：数字量、模拟量、开关量、脉冲量。2.如键盘、磁带机等就是数字量信息；温度、湿度、压力等转换电信号就是模拟量；电机起停、发光设备亮灭等都是开关量；计数脉冲、定时脉冲等都是脉冲量。CPU和输入/输出设备之间传送信息有哪几类？答：有数据信息、控制信息、状态信息三类。什么叫端口？通常有哪几类端口？计算机对I/O端口编址时通常采取哪两种方法？在8086/8088系统中，用哪种方法对I/O端口进行编址？答：1.CPU和外设进行数据传输时，各类信息在接口中进入不一样存放器，通常称这些存放器为I/O端口。2.有数据端口、控制端口、状态端口三类。3.在微型计算机中通惯用两种I/O端口编址方式：存放器映象寻址和I/O端口单独寻址。4.在8086/8088系统中，用I/O端口单独寻址方式编址。为何有时候能够使两个端口对应一个地址？答：因为这两个端口一个是只读端口，一个是只写端口。而CPU对一个I/O端口地址可进行读/写两种访问。假如将这两个只读和只写端口编为一个地址，则CPU对该端口地址读操作对应是只读端口；CPU对该端口地址写操作则对应是只写端口，互不影响。所以能够使两个单向只读和只写端口对应一个端口地址。CPU和外设之间数据传送方式有哪几个？实际选择某种传输方式时，主要依据是什么？答：1.CPU和外设之间数据传送方式有三种：程序方式、中止方式、DMA方式。2.主要依据是外设情况(外设速度和外设提供信息方式)。无条件传送方式用在哪些场所？画出无条件传送方式工作原理图并说明。答：1.无条件传送方式只用在对一些简单外设进行操作场所。如开关、LED显示等。2.无条件传送方式工作原理图：(见书203页图5.2所表示)在无条件输入时：CPU执行一条输入指令，使和M/信号为有效低电平，并对应送出该端口地址，所以选中输入缓冲器，打开其三态门，使输入缓冲器数据经数据总线送到CPU累加器中。在无条件输出时：CPU执行一条输出指令，使和M/信号为有效低电平，并对应送出该端口地址，所以选中输出锁存器，将由累加器送到数据总线上数据打入输出锁存器中供外设使用。条件传送方式工作原理是怎样？主要用在什么场所？画出条件传送(查询)方式输出过程流程图。答：1.条件传送方式工作原理是：外设给CPU提供一个状态信息，当CPU要访问外设时，必须先检测该状态信息是否合乎要求，不停检测直至合乎要求时才进行CPU对外设访问。2.查询方式主要用在外设较少，数据交换不频繁非实时系统场所。开始初始化开始初始化CPU从内存取数由累加器输出给外设YNNY后续处理设一个接口输入端口地址为0100H，而它状态端口地址为0104H，状态口中第5位为1表示输入缓冲区中有一个字节准备好，可输入。设计详细程序实现查询式输入。答：DATA SEGMENTBUFFER DB 20 DUP(?) ;DATA ENDSCODE SEGMENTASSUME DS:DATA，CS:CODESTAT: MOV AX，DATA ;对DS初始化MOV DS，AXMOV DI，OFFSETBUFFERMOV DX，0104HSTATIN: IN AL，DXTEST AL，20H ;测试第5位JZ STATIN ;第5位为0继续测试MOV DX，0100HIN AL，DX ;输入数据MOV [DI]，ALCODE ENDSEND STAT查询式传送方式有什么缺点？中止方式为何能填补查询方式缺点？答：1.查询式传送方式缺点是：花费CPU时间作等候循环，大大降低了CPU运行效率。2.中止方式是在外设准备就绪时向CPU申请中止，再进行传送，因而CPU无需花费时间作等候循环，填补了查询方式缺点。画一个用中止方式进行输出传输接口电路。答：中止方式输出接口电路以下：DBDB数据锁存器RQDACK+5V中止屏蔽触发器Q中止请求QDBUSY+5VINTR(中止请求)选通信号M/IOWRINTA端口译码AB叙述可屏蔽中止响应和执行过程。答：①接口发中止请求信号。②CPUIF=1时，当前指令执行完后，CPU进行中止回答，发两个负脉冲。③接口将中止类型号n送CPU。④当前PSW、CS和IP推入堆栈，并去除IF和TF。⑤(4×n)作为IP，(4×n+2)作为CS，即取中止向量。⑥执行中止子程序，并开中止。⑦中止返回IRET指令使IP、CS和PSW弹出堆栈。⑧返回被中止程序。通常处理中止优先级方法有哪几个？各有什么优缺点？答：1.有软件查询方式、简单硬件方式——菊花链法、专用硬件方式三种。2.软件查询方式优点是节约硬件，缺点是中止响应时间长；简单硬件方式优点是中止响应时间短，硬件较简单，缺点是优先级固定，变动起来很麻烦；专用硬件方式优点是对优先级可编程修改，中止管理非常方便，缺点是硬件复杂多，好在有专用中止控制器。和DMA比较，中止传输方式有什么不足之处？答：CPU执行一次传送要花费许多与传送操作无关指令执行等时间，另外中止传送方式不能进行数据块传送，而是按字节或字传送。叙述用DMA方式传送单个数据全过程。答：①接口准备就绪，发DMA请求信号给DMA控制器。②DMA控制器向CPU转发总线请求信号HOLD。③CPU向DMA控制器发总线请求允许信号HLDA，DMA控制器得到总线控制权。④DMA控制器把地址送地址总线。⑤DMA控制器向接口发DMA请求确认信号。⑥内存和接口经过数据总线传送数据。⑦DMA控制器撤消总线请求信号HOLD。⑧8086CPU收回总线控制权。DMA控制器地址线为何是双向？什么时候往DMA控制器传输地址？什么时候DMA控制器往地址总线传输地址？答：1.因为DMA控制器要接收CPU控制，接收CPU发来初始化等信息，这要求地址线来寻址各端口，地址线为输入线。又因为DMA控制器可控制总线，这要求地址线为输出。所以地址线必须为双向才行。2.CPU要对DMA控制器发初始化信息时，必须往DMA控制器传输地址。3.DMA控制器得到总线控制权后，向地址总线传输地址。在设计DMA传输程序时，要有哪些必要模块？设计一个开启数据块输出程序段。答：1.要有DMA初始化模块：对字节计数器、地址存放器和控制存放器置初值。还要有对接口部件设置控制字模块：指出数据传输方向，并开启I/O操作。2.开启数据块输出程序段以下：IDLO: IN AL，INTSTAT ;接口状态存放器状态位(2)是否忙TEST AL，04JNZ IDLO ;忙，则等候MOV AX，COUNT ;不忙，则设置计数初值OUT BYTE_REG，AX ;对字节计数器BYTE_REG初始化LEA AX，BUFFER ;设置地址初值OUT ADD_REG，AX ;对DMA地址存放器ADD_REG初始化MOV AL，DMAC ;取原DMA控制字OR AL，08H ;设置方向为输出OUT DMACON，AL ;置DMA控制字MOV AL，INTC ;取原接口控制字OR AL，04H ;设置传输方向为输出及允许OUT INTCON，AL ;置接口控制字┆后续处理在查询方式、中止方式和DMA方式中，分别用什么方法开启数据传输过程？答：①查询方式：经过程序来检测接口中状态存放器中“准备好”位，以确定当前是否能够进行数据传输。②中止方式：当接口中已经有数据要往CPU输入或者准备好接收数据时，接口会向CPU发一个外部中止请求。CPU响应中止后，便经过运行中止处理程序来实现输入/输出。③DMA方式：外设要求传送数据时，接口会向DMA控制器发DMA请求信号，DMA控制器转而向CPU发一个总线请求信号，以请求得到总线控制权，假如得到CPU允许，那么，就可在没有CPU参加情况下，实现DMA传输第六章串并行通信和接口技术接口部件为何需要有寻址功效？设计一个用74LS138组成译码电路，输入为A3、A4、A5、A8，输出8个信号以对8个接口部件进行选择。想一想假如要深入对接口中存放器进行寻址，应该怎样实现？答：1.因为，首先接口要对选择M和I/O信号能够做出解释；另外，要对送来片选信号进行识别，方便判断当前本接口是否被访问，假如受到访问，还要决定是接口中那个存放器受到访问。2.将A1接在接口A0上，A2接在接口A1上；将接口接在74LS138某一输出端，和分别接在对应控制总线上。从而可实现接口中共8个只读和只写存放器寻址。(因为用是8086CPU，所以A0空。)接口部件输入/输出操作详细对应哪些功效，举例说明。答：1.详细对应功效为：寻址功效、输入/输出功效、数据转换功效、联络功效和错误检测功效等。2.比如串行输入操作：首先要将串行输入数据转换为并行输入数据放入输入缓冲器，然后发一个准备好信号通知CPU来读取该输入存放器内容。从而完成一个串行数据输入过程。其中在数据转换时自动检测传输错误。从广义上说接口部件有哪些功效？答：寻址功效、输入/输出功效、数据转换功效、联络功效、中止管理功效、复位功效、可编程功效和错误检测功效。怎样进行奇/偶校验？假如用偶校验，现在所传输数据中1个数为奇数，那么，校验位应为多少？答：1.用奇/偶校验位对传输错误进行检测。传输时，假如用奇校验，那么使信息中1数目(包含校验位)为奇数。即所传输数据中1个数为奇数，则使校验位为0；若所传输数据中1个数为偶数，则使校验位为1。这么奇校验时，在传输一个数据时，1总数目总是为奇数。一样若用偶校验，信息中1数目(包含校验位)为偶数。2.偶校验时，所传输数据中1个数为奇数，则校验位应为1。什么叫覆盖错误？接口部件怎样反应覆盖错误？答：1.接口数据缓冲存放器中数据还未被取走，因为某种原因又被装上了新数据，就会产生一个覆盖错误。2.在产生覆盖错误时，接口会在状态存放器中设置对应状态位来反应。接口部件和总线之间通常有哪些部件？它们分别完成什么功效？答：1.外部逻辑电路和地址译码器。2.外部逻辑电路把CPU送来一些控制信号翻译成联络信号。地址译码器将总线提供I/O地址翻译成对接口片选信号。为何串行接口部件中4个存放器能够只用1位地址线来进行区分？答：一位地址线可编址二个地址，再加上读和写信号可对2个只读存放器和2个只写存放器进行端口寻址。而串行接口部件控制存放器和数据输出存放器是只写，状态存放器和数据输入存放器是只读，所以可用一位地址线来区分。在数据通信系统中，什么情况下能够采取全双工方式，什么情况下可用半双工方式？答：对于近距离较大信息量传输应采取全双工方式。而对于远距离或较少信息量传输或单向输入或输出设备时应采取半双工方式。什么叫同时通信方式？什么叫异步通信方式？它们各有什么优缺点？答：1.在同一时钟控制下需用同时字符同时信息按组传送方式叫同时通信方式。2.在两个相近频率时钟分别控制下只需一个起始位信息按字符传送方式叫异步通信方式。3.在传输率相同时同时方式信息有效率要比异步方式下高。但同时方式必须传送时钟信号，异步方式只要两端时钟频率相近即可。什么叫波特率因子？什么叫波特率？设波特率因子为64，波特率为1200，时钟频率为多少？答：1.波特率因子：时钟频率和位传输率比值。此比值必须为16、32或64。2.波特率：位传输率即为波特率。3.时钟频率=波特率因子×波特率=64×1200=76800Hz。标准波特率系列指什么？答：国际上要求波特率标准值为：110、300、600、1200、1800、2400、4800、9600和19200、、38400、57600、115200。设异步传输时，每个字符对应1个起始位、7个信息位、1个奇/偶校验位和1个停顿位，假如波特率为9600，则每秒钟能传输最大字符数为多少？答：每个字符所占总位数为：1+7+1+1=10位。所以每秒钟能传输最大字符数为9600/10=960个字符。在RS–232–C标准中，信号电平与TTL电平不兼容，问RS–232–C标准1和0分别对应什么电平？RS–232–C电平和TTL电平之间用什么器件进行转换？答：1.RS–232–C1对应–3V~–25V；RS–232–C0对应+3V~+25V电平。2.RS–232–C电平→TTL电平用MC1489转换；TTL电平→RS–232–C电平用MC1488转换。从8251A编程结构中，能够看到8251A有几个存放器与外部电路关于？一共要几个端口地址？为何？答：1.有7个存放器与外部电路关于。2.要2个端口地址。3.因为，一个数据输入缓冲存放器为只写，一个数据输出缓冲存放器为只读，可共用一个端口地址，在读/写信号配合下进行读/写操作。一个模式存放器、2个同时字符存放器和1个控制存放器都是只写，但它们有初始化约定，可用一个端口写入，1个状态存放器为只读，所以与上面共用一个写入端口适用一个读/写端口地址进行寻址。所以只要2个端口地址即可。8251A内部有哪些功效模块？其中读/写控制逻辑电路主要功效是什么？答：1.8251A内部有7个功效模块组成。为：接收缓冲器、接收控制电路、发送缓冲器、发送控制电路、数据总线缓冲器、读/写控制逻辑电路、调制/解调控制电路。2.读/写控制逻辑电路主要功效是：用来配合数据总线缓冲器工作。接收写信号，并未来自数据总线数据和控制字写入8251A；接收读信号，并将数据或状态字从8251A送往数据总线；接收控制/数据信号C/，将此信号和读/写信号合起来通知8251A，当前读/写是数据还是控制字、状态字；接收时钟信号CLK，完成8251A内部定时；接收复位信号RESET，使8251A处于空闲状态。什么叫异步工作方式？画出异步工作方式时8251ATxD和RxD线上数据格式。答：1.在两个相近频率时钟分别控制下，只需一个起始位信息按字符传送方式叫异步工作方式。数数据位校验位开启位停顿位发送器输出D0D1……Dn由8251A产生TxD数据位校验位开启位停顿位接收器输入D0D1……Dn不出现在数据总线上RxD什么叫同时工作方式？什么叫双同时字符方式？外同时和内同时有什么区分？画出双同时工作方式时8251ATxD线和RxD线上数据格式。答：1.在同一时钟控制下需用同时字符同时信息按组传送方式叫同时工作方式。2.需用2个同时字符同时工作方式叫双同时字符方式。3.外同时只能工作于同时接收方式，而内同时即适适用于同时接收，也适适用于同时发送。外同时是由外设来搜索同时字符，一旦搜索成功，立刻给串行接口同时输入端送来一个高电平，表示同时已实现，串行接收端开始接收数据。而内同时由串行接口本身来搜索同时字符而实现同时。4.双同时工作时8251ATxD和RxD线上数据格式为：同时字符1同时字符2数据字同时字符1同时字符2数据字符发送格式TxD线上串行输出数据同时字符1同时字符2数据字符接收格式RxD线上串行输入数据答：1.8251A和CPU之间连接信号有：片选信号—，数据信号—D7~D0，读/写控制信号—、、C/，收发联络信号—TxRDY、TxE、RxRDY、SYNDET。2.C/=0、=0、=1时CPU从8251A输入数据；C/=0、=1、=0时CPU往8251A输出数据；C/=1、=0、=1时CPU读取8251A状态；C/=1、=1、=0时CPU往8251A写入控制命令。8086/8088系统中，8251AC/端应该和哪个信号相连，方便实现实状况态端口、数据端口、控制端口读/写？答：8251AC/端应与地址总线A1相连。8251A与外设之间有哪些连接信号？答：收发联络信号—、、、，数据信号—TxD、RxD。为何8251A要提供、、、四个信号作为和外设联络信号？日常使用时是否能够只用其中两个或者全部不用？要尤其注意什么？说明端连接方法。答：1.8251A这四个信号是提供给CPU和外设进行联络用，因为CPU不能和外设直接相连。这么CPU对外设控制信号和及外设给CPU状态信号和必须由接口(此处为8251A)来传递。所以要提供此4个信号作为和外设联络信号。2.日常使用时能够只用其中两个或者全部不用。3.要尤其注意是在某个时候要输入一个低电平。不然CPU不能往8251A发送数据。4.通常接地，以确保不用它作联络信号时也维持低电平输入。8086系统中采取什么方法来实现8位接口芯片和低8位数据线连接且满足对奇/偶端口读/写？这么做道理是什么？答：1.将系统总线A1与接口A0相连接即可。软件上采取连续偶地址代替端口奇/偶地址。2.因为这么连接，从CPU这边来说，端口地址都是偶地址，传输信息时，信息总是出现在CPU低8位数据总线上；而从端口这边来说，端口地址中现有奇地址也有偶地址，且是连续，这又满足了许多8位接口芯片对端口地址要求。对8251A进行编程时，必须恪守哪些约定？答：①芯片复位以后，第一次用奇地址端口写入值作为模式字进入模式存放器。②若模式字中要求了8251A工作在同时模式，则CPU接着往奇地址端口输出1个或2个字节就是同时字符被写入同时字符存放器。若有两个同时字符，则会按先后分别写入第一个同时字符存放器和第二个同时字符存放器。③今后，只要不是复位命令，不论是在同时模式还是在异步模式下，由CPU用奇地址端口写入值将作为控制字送到控制存放器，而用偶地址端口写入值将作为数据送到数据输出缓冲存放器。8251A模式字格式怎样？参考教材上给定格式编写以下模式字：异步方式，1个停顿位，偶校验，7个数据位，波特率因子为16。答：1.8251A模式字格式为：(含义见书240页图6.11所表示)S2S1EPPENL2L1B2B1SCSESDEPPENL2L100异步模式字同时模式字2.因是异步方式，波特率因子为16：B2B1=10；1个停顿位：S2S1=01；偶校验：EP=1，PEN=1；7个数据位：L2L1=10。所以模式字为01111010B=7AH。8251A控制字格式怎样？参考教材上列出格式给出以下控制字：发送允许，接收允许，端输出低电平，TxD端发送空白字符，端输出低电平，内部不复位，犯错标志复位。答：1.8251A控制字格式为：(含义见书241页图6.12所表示)EHIRRTSERSBRKRxEDTRTxEN2.发送允许：TxEN=1，接收允许：RxE=1，端输出低电平：DTR=1，TxD端发送空白字符SBRK=1；8251A状态字格式怎样？哪几位和引腿信号关于？状态位TxRDY和引腿信号TxRDY有什么区分？它们在系统设计中有什么用处？答：1.8251A状态字格式为：(含义见书242页图6.13所表示)DSRSYNDETFEOEPETxERxRDYTxRDY2.DSR、SYNDET、TxE、RxRDY四个状态位与其对应引腿信号关于。3.状态位TxRDY只要数据输出缓冲器为空就置1。而引腿TxRDY为1条件是：数据输出缓冲器为空、为有效低电平、TxEN为1才能够，缺一不行。4.能让CPU随时了解当前8251A工作状态，而执行对应操作。对查询方式设计非常方便。参考初始化流程，用程序对8251A进行同时模式设置。奇地址端口地址为66H，要求用内同时方式，同时字符为2个，用奇校验，7个数据位。答：模式字为：00011000B=18H。两个同时字符取16H，控制字为97H，它使8251A对同时字符进行检索；同时使状态存放器中3个犯错标志复位；使8251A发送器开启，接收器也开启；CPU当前已准备好进行数据传输。详细程序段以下：MOV AL，18H ;设置模式字OUT 66H，ALMOV AL，16H ;发送两个同时字符OUT 66H，ALOUT 66H，ALMOV AL，97H ;设置控制字OUT 66H，AL设计一个采取异步通信方式输出字符程序段，要求波特率因子为64，7个数据位，1个停顿位，用偶校验，端口地址为40H、42H，缓冲区首址为H:3000H。答：模式字为：01111011B=7BH。控制字为：00110101B=35H。MOV AL，0 ;为发复位命令作准备OUT 42H，ALOUT 42H，ALOUT 42H，ALMOV AL，40H ;发复位命令OUT 42H，ALMOV AL，7BH ;设置模式字，异步方式，要求波特率因子为64;7个数据位，1个停顿位，偶校验OUT 42H，ALMOV AL，35H ;设置控制字，使发送器和接收器开启，并去除;犯错标志OUT 42H，ALPUSH DSMOV BX，H ;DS:BX指向输出缓冲区首址MOV DS，BXMOV BX，3000H ;缓冲区指针初始化MOV CX，100H ;发送100H个字节BEGIN: IN AL，42H ;读取状态字，测试TxRDY是否为1TEST AL，01HJZ BEGIN ;为0表示外设还未取走字符MOV AL，[BX] ;从输出缓冲区取数OUT 40H，AL ;发送字符INC BX ;修改缓冲区指针LOOP BEGIN ;则再发送下一个字符POP DS ┆并行通信和串行通信各有什么优缺点？答：并行通信优点是信息实际传输速度快，信息率高。缺点是需多条通信线。串行通信优点是只用1至2条通信线，但信息传输速度较慢。在输入过程和输出过程中，并行接口分别起什么作用？答：简单说，并行接口只起着桥梁和联络作用。详细以下：①输入过程：外设将数据送给接口，并使状态线“输出准备好”成为高电平。接口把数据接收到数据输入缓冲存放器同时，使“数据输入回答”线变为高电平，作为对外设响应。外设接到此信号，便撤消数据和“数据输入准备好”信号。数据抵达接口后，接口便在状态存放器中设置“输入准备好”状态位，并发中止请求，CPU可用查询方式或中止方式来设法读取接口中数据。CPU读取数据后，接口会自动去除状态存放器中“输入准备好”位，并使数据总线处于高组状态。今后又能够开始下一个输入过程。②输出过程：当外设从接口取走一个数据后，接口就会将状态存放器中“输出准备好”状态位置1，并发中止请求，以表示CPU当前能够经过查询方式或中止方式往接口中输出数据。当CPU输出数据抵达接口输出缓冲器中后，接口会自动去除“输出准备好”状态位，并将数据送往外设，同时，接口往外设发送一个“驱动信号”来开启外设接收数据。外设被开启后，开始接收数据，并往接口发一个“数据输出回答”信号。接口收到此信号，便将状态存放器中“输出准备好”状态位重新置1，方便CPU输出下一个数据。8255A三个端口在使用时有什么差异？答：端口A和端口B经常作为独立输入端口或者输出端口，端口C则配合端口A和端口B工作。当数据从8255A端口C往数据总线上读出时，8255A几个控制信号、A1、A0、、分别是什么电平？答：=0、A1=1、A0=0、=0、=1。“0”为低电平，“1”为高电平。8255A方式选择控制字和置1/置0控制字都是写入控制端口，那么，它们是由什么来区分？答：由最高位D7位来区分。D7=1时为方式选择控制字，D7=0时为端口C置1/置0控制字。8255A有哪几个工作方式？对这些工作方式有什么要求？答：1.8255A有三种工作方式：方式0、方式1、方式2。2.端口A能够工作于方式0、方式1、方式2；端口B能够工作于方式0、方式1；端口C只能工作于方式0或者配合端口A和端口B工作。对8255A设置工作方式，8255A控制口地址为00C6H。要求端口A工作在方式1，输入；端口B工作在方式0，输出；端口C高4位配合端口A工作；低4位为输入。答： MOV DX，00C6HOUT DX，AL设8255A4个端口地址为00C0H，00C2H，00C4H，00C6H，要求用置1/置0方式对PC6置1，对PC4置0。答： MOV DX，00C6HMOV AL，0DH ;对PC6置1控制字为0DHOUT DX，ALMOV AL，08H ;对PC4置0控制字为08HOUT DX，AL8255A在方式0时，如进行读操作，CPU和8255A分别要发什么信号？对这些信号有什么要求？据此画出8255A方式0输入时序。答：1.CPU要发、、A2、A1四个信号，8255A要发数据信号D7~D0。2.对信号要求以下：CPU在发出读信号前，先发出地址信号。且在整个读出期间，地址信号保持有效。输入数据必须保持到读信号结束后才消失。要求读脉冲宽度最少为300ns。3.8255A方式0输入时序见书256页图6.24所表示。8255A在方式0时，如进行写操作，CPU和8255A分别要发什么信号？画出这些信号之间时序关系。答：1.CPU要发、、A2、A1控制和地址信号及D7~D0数据信号，8255A输出数据到外设。2.8255A方式0输出时序见书257页图6.25所表示。8255A方式0通常使用在什么场所？在方式0时，如要使用应答信号进行联络，应该怎么办？答：1.方式0通常使用在同时传送和查询式传送中。2.将端口A和端口B作为数据端口，把端口C4个数位要求为输出口，用来输出一些控制信号，而把端口C另外4位要求为输入口，用来读入外设状态。8255A方式1有什么特点？参考教材中说明，用控制字设定8255AA口工作于方式1，并作为输入口；B口工作于方式1，并作为输出口，用文字说明各个控制信号和时序关系。假定8255A端口地址为00C0H，00C2H，00C4H，00C6H答：1.方式1有以下特点：端口A和端口B可分别作为两个数据口工作于方式1，而且任何一个端口可作为输入或输出口。若只有一个端口工作于方式1，则端口C有三位被要求配合其工作，其余共13位可工作于方式0。若两个端口都工作于方式1，则端口C有6位被要求配合其工作，端口C所剩2位仍可作为输入或输出。MOV DX，00C6HOUT DX，AL3.方式1输入口A口各个控制信号和时序关系以下：当外设来输入数据出现之后，接着就到，其宽度最少要求为500ns。过tSTB时间后，IBFA有效，它可供CPU查询，为CPU工作于查询方式提供了条件。结束后，过tSIT时间，便会发出INTRA，为CPU工作于中止方式输入数据提供了条件。当CPU发出有效后，过tRIT时间，INTRA被去除。在结束之后，数据已经读到CPU存放器中，经过tRIB时间，IBFA变低，从而可开始下一个数据输入过程。4.方式1输出口B口各个控制信号和时序关系以下：方式1输出端口通惯用于中止方式与CPU相联络。CPU响应中止后，便往8255A输出数据，并发出。上升沿首先去除中止请求信号INTRB，表示CPU响应了中止；另首先，使有效，通知外设接收数据。在CPU发出后tWB时间后，数据就出现在端口输出缓冲器中。当外设接收数据后，发一个信号。首先使无效，表示数据已经取走，当前输出缓冲区为空；另首先，又使INTRB有效，申请中止，从而能够开始一个新输出过程。8255A方式2用在什么场所？说明端口A工作于方式2时各信号之间时序关系。答：1.方式2应用于分时工作双向外设(输入输出设备)连接。2.端口A工作于方式2时各信号之间时序关系以下：对于方式2输出过程：CPU响应中止，并往8255A输出一个数据，并使有效。首先去除INTRA信号，另首先使有效。外设收到后，发出信号，使8255A输出锁存器打开，从而数据便出现在8255A与外设之间数据连线上。信号也使信号无效，从而可开始下一个数据传输过程(输入或输出)。对于方式2输入过程：当外设往8255A送来数据时，也一起来到，使数据锁存到8255A输入锁存器中，从而使IBFA有效。在结束时，便发出INTRA请求。在CPU响应中止进行读操作时，会使有效将数据从8255A读到CPU中，于是IBFA又变为无效，INTRA也被去除。第七章中止控制器、DMA控制器和计数器/定时器8259A初始化命令字和操作命令字有什么差异？它们分别对应于编程结构中哪些内部存放器？答：1.8259A初始化命令字是计算机系统开启时，由初始化程序设置。初始化命令字一旦设定，通常在系统工作过程中就不再改变。操作命令字则是由应用程序设定，它们用来对中止处理过程作动态控制，在一个系统运行过程中，操作命令字能够数次设置。2.初始化命令字对应于编程结构ICW1、ICW2、ICW3、ICW4共4个存放器。操作命令字对应于编程结构OCW1、OCW2、OCW3共3个存放器。8259A中止屏蔽存放器IMR和8086/8088CPU中止允许标志IF有什么差异？在中止响应过程中，它们怎样配合起来工作？答：1.若IMR某位为0则该位对应引腿上中止请求未加屏蔽，让它经过而进入中止优先级裁决器作裁决。若IMR某位为1则屏蔽该位对应引腿上中止请求，不让它进入中止优先级裁决器。而8086/8088CPU中止允许标志IF为1则允许INTR引腿进入中止，IF为0则屏蔽INTR引腿进入中止。与8259AIMR位为0为1恰好相反。2.在中止响应过程中，IMR用于对外设向8259A发中止申请允许/屏蔽，而CPUIF用于对8259A由INT向CPUINTR引腿发中止申请允许/屏蔽。8259A全嵌套方式和特殊全嵌套方式有什么差异？各自用在什么场所？答：1.全嵌套工作方式，只有更高级中止请求来到时，才会进行嵌套。而特殊全嵌套方式则能被同级和高级中止请求所嵌套。2.全嵌套方式用于单片8259A场所。特殊全嵌套方式用于多片8259A系统。8259A优先级循环方式和优先级特殊循环方式有什么差异？答：在优先级特殊循环方式中，一开始最低优先级是由编程确定，从而最高优先级也由此而定。而优先级自动循环方式初始优先级队列为IR0~IR7。8259A特殊屏蔽方式和普通屏蔽方式相比，有什么不一样之处？特殊屏蔽方式通惯用在什么场所？答：1.在特殊屏蔽方式中用OCW1对屏蔽存放器中某一位进行置位时，就会同时使ISR中对应位自动清0。而普通屏蔽方式对OCW1操作不影响ISR中各位状态。2.特殊屏蔽方式用于中止处理程序中，以开放比本身优先级较低中止请求。8259A有几个结束中止处理方式？各自应用在什么场所？除了中止自动结束方式以外，其余情况下假如没有在中止处理程序中发中止结束命令，会出现什么问题？答：1.8259A有三种结束中止处理方式。2.中止自动结束方式用于只有一片8259A，而且多个中止不会嵌套情况。通常中止结束方式用在全嵌套情况下及多片8259A级联络统中。特殊中止结束方式用于循环优先级8259A中。3.不发中止结束命令会使8259A认为该中止未结束，从而挡住了低优先级中止被响应，即中止控制功效不正常。8259A引入中止请求方式有哪几个？假如对8259A用查询方式引入中止请求，那会有什么特点？中止查询方式用在什么场所？答：1.引入中止请求方式有：边缘触发方式、电平触发方式、中止查询方式三种。2.中止查询方式特点：设备依然经过往8259A发中止请求信号要求CPU服务，但8259A不使用INT信号向CPU发中止请求信号。CPU内部中止允许触发器复位，所以禁止了外部对CPU中止请求。CPU要使用软件查询来确认中止源，从而实现对设备中止服务。3.中止查询方式通惯用在多于64个中止场所，也能够用在一个中止服务程序中几个模块分别为几个中止设备服务情况。8259A初始化命令字有哪些？它们各自有什么含义？哪几个应写入奇地址？哪几个应写入偶地址？答：1.8259A初始化命令字有ICW1、ICW2、ICW3、ICW4共四个。2.ICW1——芯片控制初始化命令字。ICW2——设置中止类型码初始化命令字。ICW3——标志主片/从片初始化命令字。ICW4——方式控制初始化命令字。3.ICW2、ICW3、ICW4必须写入奇地址端口中。4.ICW1必须写入偶地址端口中。8259AICW2设置了中止类型码哪几位？说明对8259A分别设置ICW2为30H、38H、36H有什么差异？答：1.8259AICW2设置了中止类型码高5位。低3位中止类型码对应引入中止引腿号。2.当设置ICW2为30H和36H时，完全相同。对应8个中止类型码为30H~37H。而设置ICW2为38H时，对应8个中止类型码为38H~3FH。8259A经过ICW4能够给出哪些主要信息？什么情况下不需要ICW4？什么情况下要设置ICW3？答：1.当SFNM=1则为特殊全嵌套方式；BUF=1则为缓冲方式；若为缓冲方式(BUF=1)则M/=1表示本片为主片，M/=0为从片；AEOI=1则设置为中止自动结束方式。当PM=1表示8259A当前所在系统为8086/8088系统，反之PM=0则为8080/8085系统。2.当ICW1D0为IC4=0时，不需要用ICW4。3.当ICW1D1为SNGL=0时，需要设置ICW3。试按照以下要求对8259A设置初始化命令字：系统中有1片8259A，中止请求信号用电平触发方式，下面要用ICW4，中止类型码为60H、61H……67H，用特殊全嵌套方式，不用缓冲方式，采取中止自动结束方式。8259A端口地址为90H、92H。答： MOV AL，1BH ;ICW1命令字为00011011B=1BHOUT 90H，AL ;ICW1送偶地址端口MOV AL，60H ;ICW2命令字为60HOUT 92H，AL ;ICW2送奇地址端口MOV AL，13H ;ICW4命令字为00010011B=13HOUT 92H，AL ;ICW4送奇地址端口怎样用8259A屏蔽命令字来禁止IR3和IR5引腿上请求？又怎样撤消这一禁止命令？设8259A端口地址为90H、92H。答：1. CLIIN AL，92H ;(AL)←(IMR)OR AL，28H ;禁止IR3和IR5引腿上中止请求OUT 92H，AL ;OCW1送奇地址端口STI2. CLIIN AL，92H ;(AL)←(IMR)AND AL，0D7H ;允许IR3和IR5引腿上中止请求OUT 92H，AL ;OCW1送奇地址端口STI试用OCW2对8259A设置中止结束命令，并使8259A按优先级自动循环方式工作。答： MOV AL，0A0H ;OCW2OUT PORT0，AL ;OCW2送偶地址端口用流程图来表示特殊全嵌套方式工作过程。设主程序运行时先在IR2端有请求，接着IR2端又有请求，而此时前一个IR2还未结束，日后IR3端有请求，再日后IR1端有请求。答：流程图以下页所表示：说明特殊屏蔽方式使用方法。为何要用“或”方法来设置屏蔽字？答：1.某一中止服务程序先用OCW3命令字(ESMM=1，SMM=1)使8259A工作在特殊屏蔽方式，再用OCW1对IMR中本中止对应位进行置位，就能够使系统除了对本级中止外，响应其余任何未被屏蔽中止请求。中止处理结束时，用OCW1撤消前面设置屏蔽位，并用OCW3撤消了特殊屏蔽方式。8259A又按照原优先级方式工作。2.用“或”方法来设置屏蔽字能够不影响其余位屏蔽状态。初始化主程序初始化主程序开中止IR2请求中止开中止开中止IR2又有中止IR2'中止处理程序IR2中止处理程序IR3中止请求IR1中止请求开中止关中止中止结束命令IR1中止处理程序开中止中止返回关中止中止结束命令开中止中止返回关中止中止结束命令开中止中止返回关中止中止结束命令开中止中止返回IR3中止处理程序┆┆答：从片INT输出接主片IR0~IR7某一输入端；主片CAS2~CAS0接从片CAS2~CAS0；主片和从片连在一起接CPU输出端；主片和从片、、D7~D0也都连在一起和CPU、、DB7~DB0连接；主片和从片A0连在一起接系统总线AB1上；主片/接数据驱动器端，从片/接地；主片和从片各自接在地址译码器一个输出端上。试说明在DMA方式时内存往外设传输数据过程。答：当一个接口要由内存往其输出数据时，就往DMA控制器发一个DMA请求；DMA控制器接到请求以后，便往控制总线上发一个总线请求；若CPU允许让出总线便发出一个总线允许信号；DMA控制器接到此信号后，就将地址存放器内容送到地址总线上，同时往接口发一个DMA回答信号并发一个I/O写信号和一个内存读信号；内存接到读信号后将数据送到数据总线，I/O写信号将数据送到接口，并撤除DMA请求信号，于是DMA控制器地址存放器内容加1或减1，计数器值减1，而且撤除总线请求信号，就完成了对一个数据DMA输出传输。对一个DMA控制器初始化工作包含哪些内容？答：①将数据传输缓冲区起始地址或者结束地址送到地址存放器中；②将传输字节数或字数送到计数器中。③经过模式存放器设置工作方式等。DMA控制器8237A什么时候作为主模块工作？什么时候作为从模块工作？在这两种情况下，各控制信号处于什么状态，试作说明。答：1.在外设向8237A发DMA请求，8237A向CPU发总线请求得到CPU总线允许时，取得了总线控制权就作为总线主模块工作。2.当CPU把数据送到8237A存放器或者从8237A存放器取出时，8237A就象I/O接口一样作为总线从模块工作。3.主模块工作时控制信号：DREQx有效，HRQ高，HLDA高，DACKx有效，AEN高，、或、有效，16位地址送地址总线。从模块工作时控制信号：和HRQ为低，A3~A0为某一确定值，或有效。8237A有哪几个工作模式？各自用在什么场所？答：1.8237A有4种工作模式：单字节传输模式、块传输模式、请求传输模式、级联传输模式。2.单字节传输模式用于单个字节DMA输入/输出；块传输模式用于连续进行多个字节传输；请求传输模式用于受接口控制连续字节传输；级联传输模式用于多片主从式DMA系统中主片工作模式。什么叫DMA控制器自动预置功效？这种功效是用得很普遍，举一个例子说明它使用场所。答：1.自动预置功效就是DMA控制器某通道在当前字节计数器计数值抵达0时，当前地址存放器和当前字节计数器会从基当地址存放器和基本字节计数器中自动重新取得新值，从而又能够进入下一个数据传输过程。2.如IBMPC/XT中，8237A通道0用于对动态RAM进行刷新，就设置为自动预置功效。从头到尾进行一遍刷新后，就又能够自动重新再来若干遍刷新，保持数据不从动态RAM中丢失。用于同一内存地址数据块重复传输中。用DMA控制器进行内存到内存传输时，有什么特点？答：固定用通道0地址存放器存放源地址，而用通道1地址存放器和字节计数器存放目标地址和计数值。传输时，目标地址和计数值象通常一样进行加1减1操作，源地址值可经过控制存放器D1位设置，若为1则不变。另外用暂存器作为数据传输时DMA数据暂存用。另外，DMA控制器进行内存到内存传输是经过设置控制存放器D0=1来设置。DMA控制器8237A是怎样进行优先级管理？答：8237A有两种优先级管理方式：固定优先级管理方式，优先级高低固定为：通道0、1、2、3。循环优先级管理方式，通道优先级依次循环，当某通道进行一次传输后，其优先级变为最低，而其相邻高一号通道优先级变为最高。设计8237A初始化程序。8237A端口地址为0000~000FH，设通道0工作在块传输模式，地址加1改变，自动预置功效；通道1工作于单字节读传输，地址减1改变，无自动预置功效；通道2、通道3和通道1工作于相同方式。然后对8237A设控制命令，使DACK为高电平有效，DREQ为低电平有效，用固定优先级方式，并开启8237工作。答： MOV AL，04HMOV DX，DMA+8 ;DMA为端口首地址0000H，DMA+8为控制寄;存器端口号OUT DX，AL ;输出控制命令，关闭8237AMOV AL，00MOV DX，DMA+0DH ;DMA+0DH为总清命令端口号OUT DX，AL ;发总清命令(即复位命令)MOV DX，DMA+0BH ;DMA+0BH为模式存放器端口号MOV AL，98HOUT DX，AL ;对通道0选择模式，模式字为98H：块读传输模;式，地址加1改变，自动预置功效MOV AL，69HOUT DX，AL ;对通道1选择模式，模式字为69H：单字节读传;输，地址减1改变，无自动预置功效MOV AL，6AHOUT DX，AL ;对通选择模式，模式字为6AH:功效同通道1MOV AL，6BHOUT DX，AL ;对通选择模式，模式字为6BH:功效同通道1MOV DX，DMA+8MOV AL，0C0H ;控制字格式为C0H:DACK高电平有效，DREQ;低电平有效，固定优先级，启开工作OUT DX，ALMOV DX，DMA+0FH;DMA+0FH为综合屏蔽命令端口号MOV AL，0OUT DX，AL ;去除四个通道屏蔽┆概述怎样用软件方法和硬件方法来进行定时。答：①软件方法就是依照所需要时间常数来设计一个延迟子程序。当延迟子程序执行完后，可直接执行下面操作，也可用输出指令输出一个信号作为定时输出。②硬件方法使用计数器/定时器。依照需要定时时间，用指令对计数器/定时器设置定时常数，并用指令开启计数器/定时器，于是计数器/定时器开始计数，计到确定值时，便自动产生一个定时输出。8253计数器/定时器中，时钟信号CLK、门脉冲信号GATE分别起什么作用？答：时钟信号CLK决定了计数速率，是计数减1依据。而门脉冲信号GATE是作为对时钟控制信号，以控制计数启停。说明8253在6种工作方式下特点，并举例说明使用场所。答：①模式0、模式1、模式4、模式5为软件开启或硬件开启不自动重复计数方式；模式2、模式3为即可软件开启也可硬件开启自动重复定时器方式。②作为计数器时，8253在GATE控制下进行减1计数，减到终值时，输出一个信号，至此计数过程便结束。作为定时器工作时，8253在门控GATE控制下进行减1计数，减到终值时，又自动装入初值，重新作减1计数，于是输出端会不间断地产生为时钟周期整数倍定时间隔。③定时方式通惯用于实时控制及周期性操作中，如日时钟定时、扬声器发声、波特率发生器等场所。计数方式则用于外部事件计数，如生产线上产品计数等场所。8253工作于模式4和模式5时有什么不一样？答：模式4是用软件触发开启，GATE为低电平时停顿计数；而模式5则用门控GATE上升沿触发即硬件触发开启，GATE为低电平时不影响计数。编程将8253计数器0设置为模式1，计数初值为3000H；计数器1设置为模式2，计数初值为H；计数器2设置为模式4，计数初值为4030H；地址设为0070H、0072H、0074H、0076H。答： MOV AL，32H ;设置计数器0为模式1OUT 76H，ALMOV AX，3000H ;写计数初值OUT 70H，ALMOV AL，AHOUT 70H，ALMOV AL，74H ;设置计数器1为模式2OUT 76H，ALMOV AX，H ;写计数初值OUT 72H，ALMOV AL，AHOUT 72H，ALMOV AL，0B8H ;设置计数器2为模式4OUT 76H，ALMOV AX，4030H ;写计数初值OUT 74H，ALMOV AL，AHOUT 74H，ALCPU对应DMA控制器总线请求响应要比中止请求响应快，请分析其原因。答：当CPU检测到总线请求信号后在当前总线周期T4状态或TI状态下降沿就可响应而出让总线，并发总线响应信号HLDA。而当CPU检测到INTR请求时，则必须要等到当前指令执行完后才能发第一个负脉冲，而且中止响应需两个负脉冲才可组成一个完整中止响应信号。所以总线请求响应要比中止请求响应快。设8259A工作于优先级循环方式，当前最高优先级为IR4，现在要使优先级最低为IR1，则应该再设置哪个操作命令字？详细值是多少？答：1.再设置OCW2操作命令字。2.OCW2下面是一个对8259A进行初始化程序段，请为下面程序段加上注释，并详细说明各初始化命令字含义。PORT0 EQU 40H ;8259A偶地址端口号PORT1 EQU 41H ;8259A奇地址端口号┆MOV AL，13H ;控制初始化命令字ICW1设为13H，中止请求为边缘触;发方式，单片8259A，需写入ICW4MOV DX，PORT0;取8259A偶地址端口OUT DX，AL ;设置ICW1INC DX ;取8259A奇地址端口MOV AL，08H ;中止类型码初始化命令字ICW2设为08H，对应于;IR0~IR7中止类型码为08H~0FHOUT DX，AL ;设置ICW2MOV AL，06H ;方式控制初始化命令字ICW4设为06H，非特殊全嵌套;方式，非缓冲方式，中止自动结束方式，工作于8080/8085;系统中OUT DX，AL ;设置ICW4答：初始化命令字含义见注释。下面是一个对主从式8259A系统进行初始化程序段，请对以下程序段加详细注释，并详细说明各初始化命令字含义。;主片初始化程序M82590 EQU 40H ;主片8259A偶地址端口号M82591 EQU 41H ;主片8259A奇地址端口号┆MOV AL，11H ;控制初始化命令字ICW1设为11H，中止请求为边缘触;发方式，多片8259A，需设置ICW4MOV DX，M82590;取主片8259A偶地址端口OUT DX，AL ;设置ICW1MOV AL，08H ;中止类型码初始化命令字ICW2设为08H，对应于;IR0~IR7中止类型码为08H~0FHINC DX ;取主片8259A奇地址端口OUT DX，AL ;设置ICW2MOV AL，04H ;ICW3设为04H，只有IR2连有从片8259AOUT DX，AL ;设置ICW3MOV AL，01H ;方式控制初始化命令字ICW4设为01H，非特殊全嵌套;方式，非缓冲方式，非中止自动结束方式，工作于;8086/8088系统中OUT DX，AL ;设置ICW4;从片初始化程序S82590 EQU 90H ;从片8259A偶地址端口号S82591 EQU 91H ;从片8259A奇地址端口号┆MOV DX，S82590;取从片8259A偶地址端口MOV AL，11H ;控制初始化命令字ICW1设为11H，功效同上OUT DX，AL ;设置ICW1MOV AL，70H ;中止类型码初始化命令字ICW2设为70H，对应于;IR0~IR7中止类型码为70H~77HINC DX ;取从片8259A奇地址端口OUT DX，AL ;设置ICW2MOV AL，02H ;ICW3设为02H，表示本从片与主片IR2相连O