第六课x自动测试系统

第六课VXI总线接口设计2010年4月16VXI总线接口设计一、VXI接口功能因素寻址方式：A16、A16/A24、A16/A32数据传输方式：D8、D16、D24、D32器件种类：寄存器基、消息基中断：有/无是否是主模块（总线仲裁）是否支持逻辑地址动态配置2二、VXI接口设计方案1.专用接口芯片InterfaceTechnology寄存器基：IT9010消息基：IT9010M可编程中断源动态和静态配置支持A24/A32支持D32/16/8VXI1.4CompatibleIntegrationoftheVXIRegistersProgrammableLogicalAddressID、DeviceType、Offset、Status/Control、Status/ID(usedforinterrupts)32.自行设计接口逻辑根据模块的具体功能确定VXI接口需要支持的功能来设计接口电路。实现方法：采用基本的数字逻辑芯片利用EPLD、CPLD、FPGA等高集成度的芯片VXI接口三部分地址译码、数据缓冲、时序转换4模块设计过程根据需求和技术指标确定总体方案设计硬件原理图设计电路板图PCB加工制作PCB电路板焊接调试原理样机购买元器件文档跟踪控制软件、PLD设计Protel、PowerPCB5连接器原理图封装根据规范的连接器定义制作原理封装6根据规范确定电路板的尺寸及布局7三、VXI64路继电器模块设计1、功能要求 1)每个模块上有64个继电器，每个继电器有三端输出：公 共端(刀)COM，常闭触点端为NC，常开触点端为NO，在继电器断电时COM与NC相连，当继电器导通吸合时COM与NC断开，COM与NO相通。每个继电器触点与其它继电器触点是互相隔离的。2)本模块中工作电压(额定值)+12V，触点断开电阻不低于 10MΩ，触点导通电阻不大于0.06Ω。3)本模块具有查询自检功能，凡写入本模块的开关量码均 可读出，进行查询。 采用的是TW2-12型继电器82、接口要求

1)C尺寸、单槽2)A16/D163)寄存器基从者器件4)无中断93、功能框图

数据缓冲寄存器组VXI时序转换地址译码回读寄存器驱动继电器接口电路功能电路10寄存器分配类别偏移地址寄存器名称读/写设置配置寄存器00HID寄存器读FEE5H02H器件型号寄存器读FF32H04H状态寄存器读

04H

控制寄存器

写D00=1时候,模块复位,继电器全部断开

操

08H

通道寄存器1

读/写可控J16--J1,对应D15--D00,回读用于自检作寄

0AH

通道寄存器2

读/写可控J32--J17,对应D15--D00,回读用于自检存器

0CH

通道寄存器3

读/写可控J48--J33,对应D15--D00,回读用于自检

0EH

通道寄存器4

读/写可控J64--J49,对应D15--D00,回读用于自检114、原理框图

缓冲隔离寄存器组继电器组分级译码器逻辑地址选择DTACK*控制复位控制64路触点输出VXI总线D15—D00MODID*SYSRESETA15A14LWORD*DS0*DS1*IACK*WRITE*AM5~AM0、A05~

A01A13—A06SYSCLKDTACK*触点回读检查12基本门电路135、译码电路在地址译码中，采用了分级译码的方法，先译出访问本模块的条件G*然后按偏移地址译出访问各寄存器的片选条件。A16地址方式总线访问本模块应满足的条件是：1)A15-A14为高；2)A13-A06对应模块的逻辑地址A7-A0（由模块内八位地址开关设定）；3)AM5-AM0为2DH（A16的管理式访问）或29H（A16的非特权访问），而省去AM2线的译码即AM5=AM3=AM0=1AM4=AM1=0；4)IACK*为高表明现在处于非中断认可周期5)LWORD*为高表示非长字传输；6)DS0*、DS1*用作数据选通。WRITE*的状态表示读/写14模块译码满足G*的逻辑关系为：G*=/A15+/A14+(A13a7)+(A12a6)+……+(A06a0)+/AM5+AM4+/AM3+AM1+/AM0+/IACK*+/LWORD*采用2片比较器688实现15寄存器译码

本模块设置了16位的组态寄存器和操作寄存器七个读寄存器/五个写寄存器166、数据缓冲与外部数据总线相连，访问本模块时打开数据通道，增强驱动能力。74244：单向74245：双向方向：H：A->BL：A<-B177、时序转换187、时序转换198、配置寄存器的定义(只读)位15~1413~1211~0内容器件类型地址空间生产厂识别码位15~1211~0内容要求的存储空间型号编码位151413~4321~0内容A24/A32作用MODID*与器件相关准备好通过与器件相关ID寄存器0016器件类别寄存器0216状态寄存器0416ID:FEE5MD:FF3220配置寄存器的实现取非219、继电器控制向控制寄存器写数据实现对继电器的控制。2210、继电器回读用于对继电器状态的检测。23VXI通用接口母板设计A16/D16寄存器基从器件地址线与寄存器解码（A1-A15地址线、255个逻辑地址解码）、地址修改线AM0-AM5只支持29、2D16根数据线延伸至模块内部支持ID寄存器、器件类型寄存器、状态/控制寄存器实现DTACK逻辑支持中断支持模块复位（硬件、软件复位）2