同步时序逻辑电路下

同步时序逻辑电路下第一页，共七十二页，编辑于2023年，星期五同步时序逻辑电路设计设计分五步进行:根据功能要求作出原始状态图和状态表（含多余状态）状态化简(消去多余状态)状态分配(状态编码)选定触发器，求出输出函数和激励函数表达式画出逻辑电路(按输出函数和激励函数式)

第二页，共七十二页，编辑于2023年，星期五（1）建立原始状态图和状态表设计要求原始状态图（关键）

不要想着节省状态，一定要画全；要考虑到从每个状态出来所有的输出情况。从两个方面着手确定输入与输出变量确定电路应包含的状态数(一个不能少)和状态之间的关系(关系不能错)。即输入为串行二进制码当x=101时，输出Z=1【例1】：输入序列101检测器的设计当x101时，输出Z=0第三页，共七十二页，编辑于2023年，星期五2.从状态看状态数目的确定：起始状态S0记忆序列101的第一个1的状态S1记忆序列101的第二个0的状态S2记忆序列101的第三个1的状态S3Z=0Z=0Z=0Z=11.从输入与输出方面看，必须输入x，和一个输出Z（1）建立原始状态图和状态表第四页，共七十二页，编辑于2023年，星期五Mealy图的状态关系：S0S1S3S21/00/01/1(1)主线关系(2)相互关系在S0处，当x=0时，不是检测的，S0保持不变Z=0在S1处，当x=1时，可能是101的第1个1。用S1记下来，故S1保持不变。0/01/0在S2处，当x=0时(此时已收到x=10)则序列为100，不是要检的,返回S0。即S2S0，Z=00/0（1）建立原始状态图和状态表第五页，共七十二页，编辑于2023年，星期五在S3处，当x=1时，可能是又一个101的开始，就用S1记下来；当x=0时，是第二个101中的0，用S2记下来，故Z=0S3S20/0S11/0（1）建立原始状态图和状态表第六页，共七十二页，编辑于2023年，星期五S0S1S2S3

1/00/0

1/1Mealy状态图现态次态/输出x=0x=1S0S1S2S3S0/0S2/0S0/0S1/0S1/0S1/0S3/1S2/0Mealy状态表

0/00/01/00/01/0101序列检测器的状态图和状态表：（1）建立原始状态图和状态表第七页，共七十二页，编辑于2023年，星期五Moore图，由于Z只与现态有关，而与输入无关，Z写于状态图的圆圈内。其他分析与Mealy相同。现态次态x=0x=1S0S1S2S3S0S2S0S2S1S1S3S1输出00010S0/0S1/0S2/0S3/1

1

0011x1

0（1）建立原始状态图和状态表第八页，共七十二页，编辑于2023年，星期五【例2】：检测中行输入(从高位低)的8421BCD码数字的正确性，即当出现非法数字(如1010,1011,1100,1101,1110,1111)时电路输出为1(检错信号)。设计此8421码误码检测器的状态图。（1）建立原始状态图和状态表解：设计Mealy型电路输入与输出：一个输出端用以反映判别8421BCD码一个输入端用以接收8421BCD码第九页，共七十二页，编辑于2023年，星期五状态数目与状态关系：8421码是一种四位二进制码。因此，输入是按四位一组，一组组地串行输入，每组都应检测它的真伪，是否是8421码？换句话说，不应出现非法数字(8421码所去掉的6种组合1010~1111)，若出现时，则输出于以指示。即检测出。A初态；设为（1）建立原始状态图和状态表第十页，共七十二页，编辑于2023年，星期五0/01/0FDABCEG0/01/00/01/00/01/0记忆第一位代码：记忆第二位代码：记忆第三位代码：BC0/01/0DE0/01/0FG0/01/0（1）建立原始状态图和状态表第十一页，共七十二页，编辑于2023年，星期五第四位到来时，无论是0或1，状态均应转到初态，以便检测下一组代码。些时的0或1,就不用记忆了。已记住了前三位，此第4位一来就可判出代码的真伪了。如下图右下检出6个误码,Z=1，其他Z=0。完整的状态图如下：有20+21+22+23=15个状态。（1）建立原始状态图和状态表第十二页，共七十二页，编辑于2023年，星期五ABC0/01/0DE0/01/0HI0/01/0FG0/01/0JK0/01/0NP0/01/0LM0/01/00/01/00/01/00/01/00/01/00/01/00/11/10/11/10/11/1（1）建立原始状态图和状态表第十三页，共七十二页，编辑于2023年，星期五HDAB1/00/0CEI0/00/01/01/0FG0/01/0NJKP0/00/01/01/0LM0/01/00/01/00/01/00/01/00/01/00/01/00/11/10/11/10/11/1状态图101011001110101111011111误码第1位第2位第3位第4位第十四页，共七十二页，编辑于2023年，星期五现态次态/输出x=0x=1ABCDEFGHIJKLMNPB/0D/0J/0F/0H/0A/0A/0A/0A/0L/0N/0A/0A/1A/1A/1C/0E/0K/0G/0I/0A/0A/0A/0A/0M/0P/0A/0A/1A/1A/1状态表注意：原始状态数目可能有冗余。接后会进行简化。第十五页，共七十二页，编辑于2023年，星期五（2）状态简化原始状态图，可能有许多冗余状态，必须给于简化，状态多，构成电路越复杂，使用的元器件多，成本高，安全性差。化简后的状态图输入输出关系不变。状态简化的目的就是要消去多余状态，以得到最简状态图和最简状态表。状态化简的两种情况:完全确定的状态表下的状态化简不完全确定的状态表下的状态化简所谓完全确定的状态表：状态表上所有的次态与输出均有确定的值，无不确定的值，否则,为不完全确定的状态表。在状态图中，不可能出现的情况是隐含的。第十六页，共七十二页，编辑于2023年，星期五化简方法：观察法，观察等效状态隐含表法，用隐含表寻找等效状态完全确定的状态表下的状态化简第十七页，共七十二页，编辑于2023年，星期五化简的原理：状态等效,就可以化简。状态等效的条件：两个状态的输出相同、次态也相同两个状态的输出相同、次态与原态交错一组状态的输出相同、次态循环DCAB等效1/10/00/01/1x/z利用等效状态可以合并(用一个状态表示)来进行状态简化。完全确定的状态表下的状态化简第十八页，共七十二页，编辑于2023年，星期五

使用等效状态时的几个名词概念等效状态的传递性：若S1和S2等效，S2又和S3等效，则S1也和S3等效。写作：等效类：彼此等效的状态集合，称为等效类，如上(S1，S2，S3)。最大等效类：若一个等效类不是其它等效类的子集，则称此等效类为最大等效类。即使等效类只含有一个状态，只要它不包含于其他等效类中，它亦是最大等效类。(S1，S2)，(S2，S3)(S1，S2，S3)完全确定的状态表下的状态化简第十九页，共七十二页，编辑于2023年，星期五完全确定的状态表下的状态化简状态化简实质：找出最大等效类后，它是独立的等效类，再不可能合并了，所以状态化简的实质是寻找最大等效类的状态表(即最小化的状态表)。

考虑到最大等效类的概念，则等效状态的判别条件如下：假定Si和Sj是完全确定状态表中的两个现态，Si和Sj等效的两个条件：在所有输入取值下,它们的输出完全相同,它们的次态满足下列情况之一：次态相同次态交错(某一输入值下)SiSj0/00/0等效第二十页，共七十二页，编辑于2023年，星期五3)次态循环(某一输入取值下)Si与Sk构本次态循环Sj与Sl构本次态循环(闭环)SiSkSjSl0/01/00/01/0等效第二十一页，共七十二页，编辑于2023年，星期五4)“次态对”等效Sk,Sl相对Si,Sj不存在次态交错、循环，但Sk,Sl之间为等效。互为等效等效0/10/1SiSkSjSl第二十二页，共七十二页，编辑于2023年，星期五举例说明1.观察法某原始状态表如下：现态次态/输出x=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1现态次态/输出x=0x=1A'B’C’A'/0A'/0A'/0B'/0C'/0C'/1最大等效类：（A）、（B）、（C，D）,用A’、B’、C’表示第二十三页，共七十二页，编辑于2023年，星期五C/1B/0C/1E/0B/1E/0D/1B/1D/1B/1XQn01ABCDEB,C输出相同，且次态对与现态对交错，因此B,C等效C/0F/0D/0F/0B/0E/1A/0E/1A/0C/1B/1E/1XQn01ABCDEFA,BC,DAB等效，且CD等效第二十四页，共七十二页，编辑于2023年，星期五2.隐含表法观察法常常容易遗漏。隐含表法：是一种系统的状态化简方法。用表格把原始状态表中所有的状态两两相比较，找出等效状态对；然后利用等效状态传递性，得到等效类和最大等效类；最后将最大等效类中的状态合并，从而得到最小化状态表。原始状态表等效状态对等效类最大等效类最小化状态表列表两两比较传递性合并状态第二十五页，共七十二页，编辑于2023年，星期五举例说明：已知原始状态表如下：现态次态/输出x=0x=1ABCDEFGC/0F/0D/0D/1C/0D/0C/1B/1A/1G/0E/0E/1G/0D/0BC

D

E

FGABCDEFCF××BE××××AECF××××√×××CDDE×××第二十六页，共七十二页，编辑于2023年，星期五现态次态/输出abcdb/0c/0c/1b/1x=0x=1a/1d/0a/0c/0最小化状态表最大等效类：(A,B,E)、(C,F)、(D)、(G)abcd第二十七页，共七十二页，编辑于2023年，星期五X1X200011110ABCDEFGHQn隐含表化简状态D/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0F/0C/1F/0E/1A/0D/0D/0A/0F/0G/0G/0A/0A/0B/1D/0E/1A/0ABCDEFGBCDEFGH√BDAFDGAFDFBCAFDFAFBCAFBCDFBDBGAFDGAF√√例：化简状态这是两个输入，8个状态的电路。隐含表化简方法相同。√第二十八页，共七十二页，编辑于2023年，星期五2、两种方法可混合用，先用观察法，再用隐含表法，以加速简化过程。注意：1、最大等效类的集合必须覆盖原始状态表的全部状态第二十九页，共七十二页，编辑于2023年，星期五不完全确定状态的化简状态表中存在不确定的次态(或输出)。利用这些不确定的值，将有利于状态的化简。对于完全确定的状态(或输出)的化简前面已介绍，这里关键是如何处理这些不确定的次态(或输出)。1.不完全确定状态(或输出)的处理处理法，引出相容状态的概念相容状态：设S1和S2是不完全确定状态表上的两个状态。若对于所有的有效输入序列，分别从状态S1和S2出发，所得到的输出响应序列(除不确定的那些值之外)是完全相同的。则称S1和S2相容。记作(S1,S2)相容对可以合并。第三十页，共七十二页，编辑于2023年，星期五SiSjSkSl0/00/00/00/01/01/11/dSi和Sj相容(除一个输出值为d之外，其他输出值均相同)Sj和Sk相容(理由同上)但Si和Sk不相容(x=1时，输出值不相同)有效输入序列:

从状态S出发，如果给定的输入序列所得到的状态响应序列(除最后一个次态外)，其他状态均是确定的。则称此输入序列为状态S的有效输入序列。相容状态无传递性:若S1和S2相容，S2又和S3相容，但S1和S3不一定相容。第三十一页，共七十二页，编辑于2023年，星期五相容状态的判别条件：(判Si和Sj两状态)在输入的各种取值下:它们的输出值完全相同；或者其中的一个(或两个)输出为任意值，而其他均相同。它们的次态满足下列条件之一:1)次态相同；

2)其中的一个(或两个)为任意状态；

3)次态交错；

4)次态循环；

5)次态对相容；第三十二页，共七十二页，编辑于2023年，星期五相容类：两两相容的状态集合，称为相容类。最大相容类：若一个相容类不是任何其他相容类的子集，则称该相容类为最大相容类。类似于完全确定的状态化简。对于不完全确定的状态化简则是寻找最大相容类。

状态合并图：是相容状态简捷找到最大相容类的工具,它是一个圆周上的点线图。圆周上均匀分布的点——表示状态点间连线——表示相容关系所有点之间均有连线的多边形(即任一点和其他点均有连线)——为最大相容类。第三十三页，共七十二页，编辑于2023年，星期五下图示出3,4,5个状态的最大相容类的状态合并图S1S2S3•••3状态S3S1S4S2••••4状态S5S1S3S4S2•••••5状态最大相容类合并图第三十四页，共七十二页，编辑于2023年，星期五2.不完全确定的状态化简的步骤步骤类以完全确定状态化简第一步寻找相容状态对第二步寻找最大相容状态类第三步作出最小化状态表第一步：作隐含表相容状态对寻找两两比较结果有3种：（１）相容：隐含表中相应方格填入“√”（２）不相容：填入“

×”（３）暂不定：填入次态对名称。虽然输出相同，但其次态尚不能直接确定是否相容，必须进一步寻找其后续状态是否相容，若相容则前面状态亦相容。第三十五页，共七十二页，编辑于2023年，星期五第二步画状态合并图，找最大相容类把相容对连起来，互相有连接的点，构成最大相容类。第三步作出最小化状态表首先需要从最大相容类(或相容类)中先出一组，具有最小闭覆盖的相容类，将此组中每个相容类用一个状态符表示，最小化状态表。所谓最小闭覆盖，它是满足下三个条件的一组相容类：覆盖性：所选相容集合应覆盖原始状态表中的全部状态。最小性：即所选相容集合中相容类个数应最小。闭合性：即所选相容集合中任一相容类，它在原始状态表中产生的次态应属于该选中的相容类集合中的一个。寻找最小闭覆盖的相容类，由闭覆盖表来完成(见下例)第三十六页，共七十二页，编辑于2023年，星期五3.不完全确定的状态表化简举例如下，某不完全确定的状态表(Moore型)现态次态x=0x=1输出ABCDEFBBAdFdDDEEdc0d111d第一步：作隐含表相容状态对BC

D

E

FABCDE×√√√√××ABEDDEBFCDCDAFCECE第三十七页，共七十二页，编辑于2023年，星期五关联比较如下：AFCDBCABEDBDDEBEBFCDCEAFCFCEDFCE√√√√√√√√可见所有次态对均相容，故得到全部相容状态如下：BC

D

E

FABCDE×√√√√××ABEDDEBFCDCDAFCECE第三十八页，共七十二页，编辑于2023年，星期五(A,B),(A,F)(B,C),(B,D),(B,E)(B,F)(C,D),(C,E),(C,F)(D,E),(D,F)(E,F)6个状态(A~F)，12个相容对第二步：作状态合并图，求最大相容类FABCDE最大相容类集合是：(A,B,F),(B,C,D,E,F)第三十九页，共七十二页，编辑于2023年，星期五第三步：作最小化状态表作闭覆盖表(用最大相容类)，从中选一组最小闭覆盖的相容类。ABCDEF最大相容类ABFBCEDF覆盖闭合x=0x=1ABBCDEFFBABFCDCDE(A,B,F)用A'表示合并(B,C,D,E,F)用C'表示现态输出次态x=0x=1A'C'A',C'A'C'C'01现态输出次态x=0x=1A'C'dA'C'C'01第四十页，共七十二页，编辑于2023年，星期五前面得到的最小化状态表中的状态都是以字母表示的，为了用触发器来实现电路状态，必须给每字母表示的状态赋以指定的二进制代码。此称为状态编码(或状态分配)。（3）状态编码状态编码的任务确定编码长度(二进制代码位数)

确定状态分配方案，即每个状态分给哪个代码确定编码长度2n－1<N2n已知最小化状态的数目(N)求需要的二进制代码的位数(n)。由下式确定(一个状态要一个代码)：允许的最少代码数允许的最大代码数nlog2N此不等式，使得某状态数N下，求出最合适的代码位数n。n太大，代码冗余多，电路实现复杂。第四十一页，共七十二页，编辑于2023年，星期五状态分配方案代码长度一定，代码数目就定了。究竟一个状态分配给哪个代码，供分配的方案非常之多。例如：N＝4，则n=2代码数有22=4个，00，01，10，11给4个状态分配代码时，可能有24种之多(见表)显然1)当Nn方案2)分配方案实现电路的简与繁关系到（3）状态编码第四十二页，共七十二页，编辑于2023年，星期五最佳分配方案的分配原则：(原则＋经验决定之)1)在相同输入条件下，具有相同次态的两个现态，应分配相邻的代码。ABC相邻代码0/0/2)在不同输入条件下，具有相同现态的两个次态，应分配相邻的代码。ABC相邻代码0/1/3)输出完全相同的现态，应尽可能分配相邻代码。4)在最小化状态表中出现的次数最多的状态，应分配逻辑0(即起始态代码)上四原则应用的顺序，第1）条较重要，应优先考虑，其他三条位于其次。（3）状态编码第四十三页，共七十二页，编辑于2023年，星期五【例】：对下列状态表进行状态编码（3）状态编码现态次表/输出ABCDx＝0x=1C/0C/0B/0A/1D/0A/0D/0B/1第一步:求编码长度n已知N=4,则n=2(用2个触发器,其输出为状态变量y2,y1)二位代码，y2y1=00,01,10,11第二步:确定最佳分配方案由原则1)得：A和B，A和C应分配相邻代码由原则2)得：C和D，C和A，B和D，A和B，应分配相邻代码由原则3)得：A、B和C三者应分配相邻代码由原则4)得：A分配逻辑0，即A代码为y2y1=00第四十四页，共七十二页，编辑于2023年，星期五综上，相邻分配优先顺序为：A、C，A、B，C、D，B、D。用图描述：y1y2ADBC0101ABCD00011011y2y1（3）状态编码第四十五页，共七十二页，编辑于2023年，星期五第三步：写出编码的状态表代码←状态代替现态次表/输出ABCDx＝0x=1C/0C/0B/0A/1D/0A/0D/0B/1现态y2y1次态y2n+1y1n+1/输出Zx=1x=10001101110/010/001/000/111/000/011/001/1ABCD00011011y2y1（3）状态编码第四十六页，共七十二页，编辑于2023年，星期五二进制

状态表输出

函数触发器

激励函数触发器(功能)

激励表（４）确定状态激励函数和输出函数第四十七页，共七十二页，编辑于2023年，星期五1.触发器激励表控制触发器状态变化的输入信号(指触发器本身的，如J、K，D、RS，T等)称为触发器激励信号。（４）确定状态激励函数和输出函数

触发器激励表：根据触发器从现态变到某次态时，所要求的激励信号而列成的表格(其实是触发器状态表的逆推)。正推：(J、K、Qn)→Qn+1

<状态表>逆推：(Qn→Qn+1)

→J、K

<激励表>第四十八页，共七十二页，编辑于2023年，星期五J-K触发器激励表QQ(n+1)JK000d011d10d111d0QQ(n+1)RS00d001011010110dQQ(n+1)T000011101110QQ(n+1)D000011100111R-S触发器激励表T触发器激励表D触发器激励表（４）确定状态激励函数和输出函数第四十九页，共七十二页，编辑于2023年，星期五2.求激励函数和输出函数（４）确定状态激励函数和输出函数现态y2y1次态y2n+1y1n+1/输出Zx=0x=10001101111/000/000/101/001/000/110/111/0输入现态次态

激励

输出x0

0

0

0

1

1

1

1y2y10001101100011011z0

0

1

0

0

1

1

0y2n+1

y1n+11100000101001011T2T11101101001010000Q→Qn+1T000110110110T触发器激励表给定电路的激励和输出表第五十页，共七十二页，编辑于2023年，星期五T2=xy1+xy21

1

0

00

1

0

00001111001T2y1xy2根据给定电路的激励和输出表画T、Z的卡诺图1

0

0

11

0

0

10001111001T1y1xy2T1=y20

1

1

00

0

0

10001111001Zy1xy2Z=y2+xy2y1（４）确定状态激励函数和输出函数第五十一页，共七十二页，编辑于2023年，星期五根据状态激励函数和输出函数,画逻辑电路图触发器组合逻辑同步时序（5）画逻辑图QQT1QQT2&&1x&1xZy1y21cpT1=y2T2=xy1+xy2Z=y2+xy2y1

第五十二页，共七十二页，编辑于2023年，星期五

【例1】：设计一个“111…

”序到检测器，用未检测串行二进制序列。要求每当输入三个1(或3个以上)时，检测器输出为1，否则为0。其典型输入输出序列如下：x：0111011110Z：0001000110同步时序电路设计举例第一步：作原始状态图和状态表设起始状态为A，且Z=0第一个1用B记忆,Z=0第二个1用C记忆,Z=0第三个1(或以上)用D记忆,Z=1一旦输入为0,则回到A,Z=0第五十三页，共七十二页，编辑于2023年，星期五ACDB1/01/01/11/10/00/00/00/0第二步：状态化简用观察法得到最大等级类为：(C,D)，(A)，(B)合并后为C现态次态/输出x=0x=1ABCA/0A/0A/0B/0C/0D/1现态次态/输出x=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1第五十四页，共七十二页，编辑于2023年，星期五第三步：状态编码因为N=3,所以n=2状态分配：原则一：BC,AB,AC应相邻(优先)原则二：AB,AC应相邻原则三：AB应相邻原则四：A为逻辑0y2AB

C0

101y1y2y1=10未用现态次态/输出x=0x=1ABCA/0A/0A/0B/0C/0D/1现态y2y1次态y2n+1y1n+1/输出Zx=0x=100011100/000/000/001/011/011/0第五十五页，共七十二页，编辑于2023年，星期五第四步：确定激励函数和输出函数选用JK触发器xy2y1y2n+1y1n+1J2K2J1K1Z000001011010100101111110000010dd000111dd0d0dd1dd0d1dd0dd0dd1d1dd1dd0d0dd000d001dy2y1=10为无用状态，其次态及Z可作任意值处理。第五十六页，共七十二页，编辑于2023年，星期五同理，K2=xJ1=x，K1=xZ1=xy20dd00dd10100011110xy2y1J2J2=xy10dd000100001111001xy2y1ZZ=xy2第五十七页，共七十二页，编辑于2023年，星期五第五步：检查无用状态(若存在无用状态时)一般在所设计的电路中，触发器所能表示的状态数＞有效状态数。例如，本例2个触发器有4个状态(00,01,11,10)

有效状态为3个即00，01，11

无用状态为1个，10一旦电路(由干扰或其他原因)进入无用状态。无用态有效态“挂起”可自恢复电路功能(在x,cp作用下)(在x,cp作用下,死循环)第五十八页，共七十二页，编辑于2023年，星期五检查两个问题：(1)能否自恢复(2)处于无用态时，是否产生错误出信号能有(必须修改设计)无挂起,必须修改电路设计第五十九页，共七十二页，编辑于2023年，星期五xy2y1010110J2K2J1K101010010y2n+1y1n+10011Z01有效状态错误输出000110111/10/01/00/00/00/01/01/1错误输出，应修改输出函数，使Z=0,故只圈独立的1就解决了。第六十页，共七十二页，编辑于2023年，星期五Z=xy2y1,只有xy2y1=111时，Z=1

其他,Z=00dd000100001111001xy2y1Z第六十一页，共七十二页，编辑于2023年，星期五第六步：画逻辑电路图根据：J2=xy1K2=xJ1=xK1=xZ=xy2y1CPxz&1K2J2y2y1K1J1&••y1y2••••第六十二页，共七十二页，编辑于2023年，星期五

【例2】:设计一个3位二进制码的串行奇偶检测器。该电路从输入端x串行输入二进制代码，每三位为一组，当三位代码中含1的个数为偶数时，输出Z产生一个1输出，平时Z输出为0。同步时序逻辑电路设计举例

【解】：代码检测器的特点是输入信号是按位分组的，每组的检测过程相同，即一组检测完后，电路回到初始状态，接着进行下一组的检测。①建立原始状态图和原始状态表。根据题意，可作出该电路的原始状态图和原始状态表。第六十三页，共七十二页，编辑于2023年，星期五输入状态x=0x=1AB/0C/0BD/0E/0CF/0G/0DA/1A/0EA/0A/1FA/0A/1GA/1A/0原始状态图原始状态表第六十四页，共七十二页，编辑于2023年，星期五

②状态化简。用隐含表法化简原始状态表，可得到最小化状态表。{A}、{B}、{C}、{E,F}、{D,G}输入状态x=0x=1AB/0C/0BD/0E/0CE/0D/0DA/1A/0EA/0A/1简化后的状态表③状态编码。由于最小化状态表中有5个状态，所以需采用3位二进制码表示，即电路要用3个触发器。设状态变量用y3、y2、y1表示，根据状态编码的3条原则，可制定所示状态编码方案。按照该方案，可得到二进制状态表。原则一:(D,E)原则二：(B,C)、(D,E)原则三:(A,B,C)原则四:A—000

y3y2y1000111100ABCD1E第六十五页，共七十二页，编辑于2023年，星期五y3y2y1y3（n+1）

y2（n+1）

y1（n+1）

/Zx=0x=1000010/0110/0001ddd/dddd/d010100/0101/0011ddd/dddd/d100000/1000/0101000/0000/1110101/0100/0111ddd/dddd/d

y3y2y1000111100ABCD1EA：000B：010C：110D：100E：101第六十六页，共七十二页，编辑于2023年，星期五④确定激励函数和输出函数。假定用D触发器作为存储元件，根据二进制状态表和D触发器激