可编程逻辑器件PLD52

7.3

可编程逻辑器件PLD7.3.1PLD概述PLD电路表示法7.3.3可编程阵列逻辑(PAL)7.3.4通用阵列逻辑器件(GAL)7.3.5CPLD/FPGA目前一页\总数五十二页\编于二十三点7.3.1

可编程逻辑器件概述中小规模标准IC74/74HC/C4000软件配置大规模ICCPU/DSP/ARM/MCS专用集成电路ASIC全定制/半定制可编程逻辑器件PLD一、数字集成电路分类:目前二页\总数五十二页\编于二十三点二、PLD的特点功能密度高设计方法灵活（自顶向下、HDL、IP核）先期投资少、风险小产品开发周期短在系统可编程特性可靠性高、保密性强目前三页\总数五十二页\编于二十三点三、PLD分类低密度PLD可编程阵列逻辑PAL通用阵列逻辑GAL高密度PLD复杂可编程逻辑器件CPLD现场可编程门阵列FPGA目前四页\总数五十二页\编于二十三点目前五页\总数五十二页\编于二十三点四、PLD器件设计流程设计准备（系统规范，模块设计）设计输入原理图输入方式文本输入方式(VHDL、VerilogHDL)功能仿真（前仿真）综合适配（布局布线）时序仿真（后仿真）下载（编程）硬件测试目前六页\总数五十二页\编于二十三点五、世界主要PLD公司简介公司名称PLD开发系统主要产品Xilinx公司Altera公司Foundation,ISEMax+plus,QuartusFPGA/CPLDCPLD/FPGA目前七页\总数五十二页\编于二十三点主要厂商FPGA/CPLD产品市场份额目前八页\总数五十二页\编于二十三点两大FPGA/CPLD厂商的代表产品目前九页\总数五十二页\编于二十三点六、面向PLD的EDA技术发展趋势PLD芯片高、中、低档产品齐全嵌入式系统（RAM/PLL/SOPC）完善的硬件测试技术内部逻辑测试（嵌入式逻辑分析仪）JTAG边界扫描测试高性能的EDA开发工具IP核的广泛应用系统级设计语言SystemC,SystemVerilog目前十页\总数五十二页\编于二十三点七、PLD应用领域高速数字信号处理无线通信领域,如软件无线电视频图像处理领域,如高清数字电视(HDTV)军事和航空航天领域,如雷达声纳接口逻辑控制器PCI、PS/2、USB等接口控制器SDRAM、DDRSRAM接口控制器电平转换LVDS、TTL、COMS等目前十一页\总数五十二页\编于二十三点八、EDA设计相关网站公司网站Altera：http://Xilinx：http://Mentor：http://Synplicity：http://设计网站Http://Http://目前十二页\总数五十二页\编于二十三点九、常用FPGA/CPLD开发工具集成开发工具Altera:Maxplus,QuartusXilinx:Foundation,ISEHDL综合器Synopsys公司的FPGACompilerII

Synplicity公司的SynplifyProHDL仿真器Mentor公司ModelSimAldec公司的Active-HDLCandece公司的Verilog-XL目前十三页\总数五十二页\编于二十三点十、基于FPGA的嵌入式系统Altera公司NIOSII/ARM9Xilinx公司MicroBlaze/PowerPC目前十四页\总数五十二页\编于二十三点一个典型的复杂应用系统目前十五页\总数五十二页\编于二十三点采用了嵌入式解决方案的系统目前十六页\总数五十二页\编于二十三点一、基本门电路的PLD表示法1.输入缓冲器：2.与门3或门

PLD的电路表示法目前十七页\总数五十二页\编于二十三点二、PLD的基本结构目前十八页\总数五十二页\编于二十三点7.3.3可编程阵列逻辑(PAL)或阵列（固定）与阵列（可编程）一、特点不能重复编程输出结构固定二、结构图目前十九页\总数五十二页\编于二十三点三、用PAL实现逻辑函数目前二十页\总数五十二页\编于二十三点PAL器件组合输出结构目前二十一页\总数五十二页\编于二十三点PAL器件寄存器输出结构目前二十二页\总数五十二页\编于二十三点7.3.4通用阵列逻辑器件(GAL)或阵列（固定）与阵列（可编程）一、特点可重复编程输出可重新组态二、结构图目前二十三页\总数五十二页\编于二十三点输出逻辑宏单元(OLMC)结构目前二十四页\总数五十二页\编于二十三点通用阵列逻辑器件GAL组态模式目前二十五页\总数五十二页\编于二十三点专用组合输出及专用输入模式目前二十六页\总数五十二页\编于二十三点三态控制组合输出模式目前二十七页\总数五十二页\编于二十三点寄存器输出模式目前二十八页\总数五十二页\编于二十三点集成密度高宏单元组态灵活多触发器结构异步时钟和时钟选择异步清零与异步予置I/O端口的复用功能乘积项共享阵列高速度、低功耗高保密性7.3.5CPLD/FPGA目前二十九页\总数五十二页\编于二十三点FPGA/CPLD结构二维的逻辑块阵列（逻辑单元）可编程的输入/输出单元可编程的互连资源目前三十页\总数五十二页\编于二十三点MAX7000结构框图目前三十一页\总数五十二页\编于二十三点MAXⅡ结构框图目前三十二页\总数五十二页\编于二十三点宏单元目前三十三页\总数五十二页\编于二十三点FLEX10K逻辑结构目前三十四页\总数五十二页\编于二十三点FLEX10K逻辑单元LE目前三十五页\总数五十二页\编于二十三点FLEX10K

I/OE目前三十六页\总数五十二页\编于二十三点FLEX10K嵌入式阵列块EAB目前三十七页\总数五十二页\编于二十三点CycloneⅡ结构图目前三十八页\总数五十二页\编于二十三点CycloneⅡ逻辑单元LE目前三十九页\总数五十二页\编于二十三点CycloneⅡ

LAB目前四十页\总数五十二页\编于二十三点CycloneⅡ

IOE目前四十一页\总数五十二页\编于二十三点CycloneⅡ

CLOCK目前四十二页\总数五十二页\编于二十三点FPGA与CPLD的比较CPLD:逻辑宏单元规模大PintoPin延迟时间可预测非易失性（Flash、E2CMOS）保密性好互联资源有限（集中）功能密度低FPGA:逻辑功能块规模小，资源可充分利用PintoPin延迟时间不预测易失性（SRAM）保密性差互联资源丰富（分布式、全局，长线，短线）功能密度高目前四十三页\总数五十二页\编于二十三点FPGA/CPLD芯片选型参考CPLDorFPGAAlteraorXilinxAlteraCyclone系列CycloneII系列Stratix系列StratixII系列MAXII系列XilinxSpartan3系列Virtex系列目前四十四页\总数五十二页\编于二十三点FPGA/CPLD的配置与下载方式 典型应用主动串行(AS) 串行配置芯片EPCSJTAG CPLD、FPGA被动串行(PS) CPU、FPGA下载电缆：ByteBlasterⅡ（MV）并口下载电缆MasterBlasterUSB下载电缆目前四十五页\总数五十二页\编于二十三点AS配置图目前四十六页\总数五十二页\编于二十三点AS配