电大考试《计算机组成原理》期末10套复习试题及答案参考资料小抄汇总

计算机组成原理本科生期末试卷二

选择题(每小题1分，共10分)

1六七十年代，在美国的州，出现了一个地名叫硅谷。该地主要工业是它也是的发源地。

A马萨诸塞，硅矿产地，通用计算机

B加利福尼亚，微电子工业，通用计算机

C加利福尼亚，硅生产基地，小型计算机和微处理机

D加利福尼亚，微电子工业，微处理机

2若浮点数用补码表示，则判断运算结果是否为规格化数的方法是.

A阶符与数符相同为规格化数

B阶符与数符相异为规格化数

C数符与尾数小数点后第一位数字相异为规格化数

D数符与尾数小数点后第一位数字相同为规格化数

3定点16位字长的字，采用2的补码形式表示时，•个字所能表示的整数范围是。

A-215-+(215-1)B-(2|5-1)~+(215-1)

C-(215+1)~+215D-215~+2”

4某SRAM芯片，存储容量为64Kxi6位，该芯片的地址线和数据线数目为.

A64,16B16,64C64,8D16,16。

5交叉存贮器实质上是一种存贮器，它能执行独立的读写操作。

A模块式，并行，多个B模块式串行，多个

C整体式，并行，一个D整体式，串行，多个

6用某个寄存器中操作数的寻址方式称为寻址。

A直接B间接C寄存器直接D寄存器间接

7流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水

CPU。

A具备同等水平的吞吐能力B不具备同等水平的吞吐能力

C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力

8描述PCI总线中基本概念不正确的句子是=

AHOST总线不仅连接主存，还可以连接多个CPU

BPCI总线体系中有三种桥，它们都是PCI设备

C以桥连接实现的PCI总线结构不允许许多条总线并行工作

D桥的作用可使所有的存取都按CPU的需要出现在总线上

9计算机的外围设备是指o

A输入/输出设备B外存储器

C远程通信设备D除了CPU和内存以外的其它设备

10中断向量地址是：。

A子程序入口地址B中断服务例行程序入口地址

C中断服务例行程序入口地址的指示器D中断返回地址

填空题(每题3分，共15分)

1为了运算器的A.,采用了B.进位，C.乘除法和流水线等并行措施。

2相联存储器不按地址而是按A.访问的存储器，在cache中用来存放B.,在虚拟存储器中用来存放

C.。

3硬布线控制器的设计方法是：先画出A.流程图，再利用B.写出综合逻辑表达式，然后用C.

等器件实现。

4磁表面存储器主要技术指标有A.,B.,C.,和数据传输率。

5DMA控制器按其A.结构，分为B.型和C.型两种。

三.（9分）求证：[X]K+[Y]»=[X+Y]K（mod2）

四.（9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指

令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。

五.（9分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存

贮单元。问：

（1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？

（2）当CPU按虚拟地址2去访问主存时，主存的实地址码是多少？

（3）当CPU按虚拟地址3去访问主存时，主存的实地址码是多少？

页号该页在上存中的起始地址虚拟地址页号页内地址

3342000

1150324

2538000

796000

270128

660000

440000

3480516

1580000

550000

3070000

图B2.1

（10分）假设某计算机的运算器框图如图B2.2所示,其中ALU为16位的加法器，SA、SB为16位暂存器，4

个通用寄存器由D触发器组成，Q端输出，

其读写控制如下表所示：

读控制写控制

RoRA。RA1选择WWA°WA]选择

100100

101101

110110

111111

0XX不读出0XX不写入

要求：（1）设计微指令格式。

（2）画出ADD,SUB两条指令微程序流程图。

七.（9分）画出单机系统中采用的三种总线结构。

八.（9分）试推导磁盘存贮器读写一块信息所需总时间的公式。

16位数据总线

LDSA

九.（10分）机动题

十.（10分）机动题

本科生期末试卷二答案

,选择题

l.D2.C3.A4.D5.A

6.C7.A8.C9.D10.C

二填空题

1.A.高速性B.先行C阵列。

2.A.内容B.行地址表C.页表和段表。

3.A.指令周期B.布尔代数C.门电路、触发器或可编程逻辑。

4.A.存储密度B.存储容量C.平均存取时间。

5.A.组成结构B.选择C.多路。

三.解：(1)x>0,y>0,!)llJx+y>0

[X]»i+[Y]»t=x+y=[X+Y]4(mod2)

(2)x>0,y<0,贝iJx+y>0或x+y<0

因为[X]朽x,[Y]u=2+y

所以[X]M+[Y]仆=x+2+y=2+(x+y)

当x+y>0时，2+(x+y)>2,进位2必丢失，又因(x+y)>0,所以

[X]H+[Y]H=x+y=[X+Y]K(mod2)

当x+y<0时，2+(x+y)<2,又因(x+y)<0,所以

[X]*+[Y]*=x+y=[X+Y]«■(mod2)

(3)x<0,y>0,则x+y>0或x+y<0

这种情况和第2种情况一样，把x和y的位置对调即得证。

(4)x<0,y<0,贝iJx+y<0

因为[X],卜=2+x,[=2+y

所以[X]*+[Y]»=2+x+2+y=2+(2+x+y)

上式第二部分一定是小于2大于1的数，进位2必丢失，又因(x+y)<0

所以Y]*=2+(x+y)=[X+Y]»h(mod2)

四.解：64条指令需占用操作码字段(OP)6位，源寄存器和目标寄存器各4位，寻址模式(X)2位，形式地址

(D)16位，其指令格式如下:

3126252221181716150

OP目标源XD

寻址模式定义如下:

x=oo寄存器寻址操作数由源寄存器号和目标寄存器号指定

x=01直接寻址有效地址E=(D)

X=10变址寻址有效地址E=(RJ+D

X=11相对寻址有效地址E=(PC)+D

其中R、为变址寄存器(10位),PC为程序计数器(20位)，位移量D可正可负。该指令格式可以实现RR型，RS型

寻址功能。

五.解：(1)用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000,故将

80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为803241.

(2)主存实地址码=96000+0128=96128

(3)虚拟地址3的页号为48,当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系

统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的

起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存

中的起始地址写入快表。

六.解：微命令字段共12位，微指令格式如下：

121211111

p

下址

RRAQRA]WWAoWAiLDSLDSSR->ALUS^->ALUCLR字

AB字段

段

各字段意义如下：

R-通用寄存器读命令

W一通用寄存器写命令

.RAoRAi一读Ro—R3的选择控制。

WAoWAi一写Ro—R3的选择控制。

LDSA一打入SA的控制信号。

LDSB一打入SB的控制信号。

SB->ALU一打开非反向三态门的控制信号。

SB->ALU一打开反向三态门的控制信号，并使加法器最低位加1。

,一暂存能强清零信号。

---------段微程序结束，转入取机器指令的控制信号。

(2)ADD、SUB两条指令的微程序流程图见图B2.3所示。

七.三种系统总线结构如图B2.4所示，从上到下为单总线，双总线，三总线:

系统总线

系统总线

图B2.4

A.解：设读写一块信息所需总时间为T,平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为T,“,

则：T=T»+TL+Tm。

假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。

又假设每块的字数为n,因而一旦读写头定位在该块始端，就能在Tm-(n/rN)秒的时间中传输完毕。

是磁盘旋转半周的时间，TL=(l/2r)秒，由此可得：

T=Ts+l/2r+n/rN秒

本科生期末试卷二

二.选择题(每小题1分，共10分)

1六七十年代，在美国的州，出现了一个地名叫硅谷。该地主要工业是它也是的发源地。

A马萨诸塞，硅矿产地，通用计算机

B加利福尼亚，微电子工业，通用计算机

C加利福尼亚，硅生产基地，小型计算机和微处理机

D加利福尼亚，微电子工业，微处理机

2若浮点数用补码表示，则判断运算结果是否为规格化数的方法是.

A阶符与数符相同为规格化数

B阶符与数符相异为规格化数

C数符与尾数小数点后第一位数字相异为规格化数

D数符与尾数小数点后第一位数字相同为规格化数

3定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是。

A-215-+(215-1)B-(215-1)~+(2,5-1)

C-(2"+1)~+215D-215~+215

4某SRAM芯片，存储容量为64Kxi6位，该芯片的地址线和数据线数目为.

A64,16B16,64C64,8D16,16。

5交叉存贮器实质上是一种存贮器，它能执行独立的读写操作。

A模块式，并行，多个B模块式串行，多个

C整体式，并行，一个D整体式，串行，多个

6用某个寄存器中操作数的寻址方式称为寻址。

A直接B间接C寄存器直接D寄存器间接

7流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水

CPU。

A具备同等水平的吞吐能力B不具备同等水平的吞吐能力

C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力

8描述PCI总线中基本概念不正确的句子是o

AHOST总线不仅连接主存，还可以连接多个CPU

BPCI总线体系中有三种桥，它们都是PCI设备

C以桥连接实现的PCI总线结构不允许许多条总线并行工作

D桥的作用可使所有的存取都按CPU的需要出现在总线上

9计算机的外围设备是指o

A输入/输出设备B外存储器

C远程通信设备D除了CPU和内存以外的其它设备

10中断向量地址是：=

A子程序入口地址B中断服务例行程序入口地址

C中断服务例行程序入口地址的指示器D中断返回地址

填空题(每题3分，共15分)

1为了运算器的A.,采用了B.进位,C.乘除法和流水线等并行措施。

2相联存储器不按地址而是按A.访问的存储器，在cache中用来存放B.,在虚拟存储器中用来存放

C.O

3硬布线控制器的设计方法是：先画出A.流程图，再利用B.写出综合逻辑表达式，然后用C.

等器件实现。

4磁表面存储器主要技术指标有A.,B.,C.,和数据传输率。

5DMA控制器按其A.结构，分为B.型和C.型两种。

H--.(9分)求证：[X]n+[Y]»=[X+Y]»,.(mod2)

I--.(9分)某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指

令，试采用四种寻址方式(寄存器、直接、变址、相对)设计指令格式。

卜三.(9分)如图B2.1表示使用快表(页表)的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存

贮单元。问：

(4)当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？

(5)当CPU按虚拟地址2去访问主存时，主存的实地址码是多少？

(6)当CPU按虚拟地址3去访问主存时，主存的实地址码是多少？

页号该页在主存中的起始地址虚拟地址页号页内地址

3342000

1150324

2538000

796000

270128

660000

440000

3480516

1580000

550000

3070000

图B2.1

十四.（10分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器，SA、SB为16位暂存器，4

个通用寄存器由D触发器组成，Q端输出，

其读写控制如下表所示：

读控制写控制

氏RA0RA1选择WWA0WAj选择

100100

101101

110110

111111

0XX不读出0XX不写入

要求：（1）设计微指令格式。

（2）画出ADD,SUB两条指令微程序流程图。

十五.（9分）画出单机系统中采用的三种总线结构。

十六.（9分）试推导磁盘存贮器读写一块信息所需总时间的公式。

16位数据总线

LDSA

十七.（10分）机动题

十八.（10分）机动题

本科生期末试卷二答案

,选择题

l.D2.C3.A4.D5.A

6.C7.A8.C9.D10.C

二填空题

6.A.高速性B.先行C阵列。

7.A.内容B.行地址表C.页表和段表。

8.A.指令周期B.布尔代数C.门电路、触发器或可编程逻辑。

9.A.存储密度B.存储容量C.平均存取时间。

10.A.组成结构B.选择C.多路。

三.解：(1)x>0,y>0,!)llJx+y>0

[X]»i+[Y]»t=x+y=[X+Y]4(mod2)

(2)x>0,y<0,贝iJx+y>0或x+y<0

因为[X]朽x,[Y]u=2+y

所以[X]M+[Y]仆=x+2+y=2+(x+y)

当x+y>0时，2+(x+y)>2,进位2必丢失，又因(x+y)>0,所以

[X]H+[Y]H=x+y=[X+Y]K(mod2)

当x+y<0时，2+(x+y)<2,又因(x+y)<0,所以

[X]*+[Y]*=x+y=[X+Y]«■(mod2)

(3)x<0,y>0,则x+y>0或x+y<0

这种情况和第2种情况一样，把x和y的位置对调即得证。

(4)x<0,y<0,贝iJx+y<0

因为[X],卜=2+x,[=2+y

所以[X]*+[Y]»=2+x+2+y=2+(2+x+y)

上式第二部分一定是小于2大于1的数，进位2必丢失，又因(x+y)<0

所以Y]*=2+(x+y)=[X+Y]»h(mod2)

四.解：64条指令需占用操作码字段(OP)6位，源寄存器和目标寄存器各4位，寻址模式(X)2位，形式地址

(D)16位，其指令格式如下:

3126252221181716150

OP目标源XD

寻址模式定义如下:

x=oo寄存器寻址操作数由源寄存器号和目标寄存器号指定

x=01直接寻址有效地址E=(D)

X=10变址寻址有效地址E=(RJ+D

X=11相对寻址有效地址E=(PC)+D

其中R、为变址寄存器(10位),PC为程序计数器(20位)，位移量D可正可负。该指令格式可以实现RR型，RS型

寻址功能。

七.解：(1)用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000,故将

80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为803241.

(4)主存实地址码=96000+0128=96128

(5)虚拟地址3的页号为48,当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系

统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的

起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存

中的起始地址写入快表。

八.解：微命令字段共12位，微指令格式如下：

121211111

p

下址

RRAQRA]WWAoWAiLDSLDSSR->ALUS^->ALUCLR字

AB字段

段

各字段意义如下：

R-通用寄存器读命令

W一通用寄存器写命令

.RAoRAi一读Ro—R3的选择控制。

WAoWAi一写Ro—R3的选择控制。

LDSA一打入SA的控制信号。

LDSB一打入SB的控制信号。

SB->ALU一打开非反向三态门的控制信号。

SB->ALU一打开反向三态门的控制信号，并使加法器最低位加1。

,一暂存能强清零信号。

---------段微程序结束，转入取机器指令的控制信号。

(2)ADD、SUB两条指令的微程序流程图见图B2.3所示。

七.三种系统总线结构如图B2.4所示，从上到下为单总线，双总线，三总线:

系统总线

系统总线

图B2.4

A.解：设读写一块信息所需总时间为T,平均找到时间为Ts，平均等待时间为读写一块信息的传输时间为T,“,

则：T=T»+TL+Tm。

假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。

又假设每块的字数为n,因而一旦读写头定位在该块始端，就能在Tm-(n/rN)秒的时间中传输完毕。

是磁盘旋转半周的时间，TL=(l/2r)秒，由此可得：

T=Ts+l/2r+n/rN秒

期末试卷二

一.选择题(每空1分，共20分)

1.将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为.

A.数值计算B.辅助设计C.数据处理D.实时控制

2.目前的计算机，从原理上讲.

A.指令以二进制形式存放，数据以十进制形式存放

B.指令以十进制形式存放，数据以二进制形式存放

C.指令和数据都以二进制形式存放

D.指令和数据都以十进制形式存放

3.根据国标规定，每个汉字在计算机内占用存储。

A.一个字节B.二个字节C.三个字节D.四个字节

4.下列数中最小的数为______

A.(101001)2B.(52)8C.(2B)16D.(44)10

5.存储器是计算机系统的记忆设备,主要用于_____O

A.存放程序B.存放软件C.存放微程序D.存放程序和数据

6.设X=-0.1011,则[X]*卜为_____O

A.1.1011B.1.0100C.1.0101D.1.1001

7.下列数中最大的数是______。

A.(10010101)2B.(227)8C.(96)16D.(143)10

8.计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念

的是»

A.巴贝奇B.冯诺依曼C.帕斯卡D.贝尔

9.在CPU中，跟踪后继指令地指的寄存器是o

A.指令寄存器B.程序计数器C.地址寄存器D.状态条件寄存器

10.Pcntium-3是一种。

A.64位处理器B.16位处理器C.准16位处理器D.32位处理器

11.三种集中式总线控制中，方式对电路故障最敏感。

A.链式查询B.计数器定时查询C.独立请求

12.外存储器与内存储器相比，外存储器o

A.速度快，容量大，成本高B.速度慢，容量大，成本低

C.速度快，容量小，成本高D.速度慢，容量大，成本高

13.一个256Kx8的存储器，其地址线和数据线总和为。

A.16B.18C.26D.20

14.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是

(A)-MSP，(SP)-l-SPo那么出栈操作的动作顺序应为。

A.(MSP)-A,(SP)+1-SPB.(SP)+1-SP,(Msp)fA

C.(SP-l)fSP,(MSP)-*AD.(MSP)-A,(SP)-1-SP

15.当采用___对设备进行编址情况下，不需要专门的I/O指令组。

A.统一编址法B.单独编址法C.两者都是D.两者都不是

16.下面有关“中断”的叙述，__是不正确的。

A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求

B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序

C.中断方式一般适用于随机出现的服务

D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作

17.下面叙述中，是正确的。

A.总线一定要和接口相连B.接口一定要和总线相连

C.通道可以替代接口D.总线始终由CPU控制和管理

18.在下述指令中，I为间接寻址，.指令包含的CPU周期数最多。

A.CLAB.ADD30C.STAI31D.JMP21

19.设寄存器位数为8位，机器数采用补码形式(含一位符号位)。对应于十进制数-27,

寄存器内为。

A.27HB.9BHC.E5HD.5AH

20.某存储器芯片的存储容量为8KX12位，则它的地址线为—。

A.11B.12C.13D.14

二.填空题(每空1分，共20分)

1.计算机软件一般分为两大类：一类叫A.,另一类叫B.。操作系统属于C.类。

2.一位十进制数，用BCD码表示需A.___位二进制码，用ASCII码表示需B.位二进制码。

3.主存储器容量通常以KB表示，其中K=A.；硬盘容量通常以GB表示，其中G=B.。

4.RISC的中文含义是A.CISC的中文含义是B.。

5.主存储器的性能指标主要是存储容量、A.、B.和C.。

6.由于存储器芯片的容量有限，所以往往需要在A..和B.两方面进行扩充才能满足实际需求。

7.指令寻址的基本方式有两种，A.方式和B.方式。

8.存储器和CPU连接时，要完成A.的连接；B.的连接和C.的连接，方能正常工作。

9.操作控制器的功能是根据指令操作码和A.产生各种操作控制信号，从而完成B.和执行指令的

控制。

三.简答题(每题5分，共20分)

1.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

2.什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？

3.简要描述外设进行DMA操作的过程及DMA方式的主要优点。

4.在寄存器一寄存器型，寄存器一存储器型和存储器一存储器型三类指令中，哪类指令的执行时间最长？哪类指

令的执行时间最短？为什么？

四.应用题(每题5分，共40分)

1.求十进制数T13的原码表示，反码表示，补码表示和移码表示(用8位二进制表示，并设最高位为符号位，真

值为7位)。

2.某机指令格式如图所示：

OPXD

15109870

图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X,进行变址；X=2时，用变址寄存器X2进行

变址；X=3时,相对寻址。设(PC)=1234H,(X,)=0037H,

(X2)=1122H,请确定下列指令的有效地址(均用十六进制表示，H表示十六进制)

(D4420H(2)2244H(3)1322H(4)3521H(5)6723H

3.将十进制数354f••转换成二进制数、八进制数、十六进制数和BCD数。

4.浮点数格式如卜：1位阶符，6位阶码，1位数符，8位尾数，请写出浮点数所能表示的范围(只考虑正数

值)。

5.现有一64Kx2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，

使两者之和最小。并说明有几种解答。

6.异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为4800时，字符传送的

速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？

7.已知某8位机的主存采用半导体存储器，地址码为18位，采用4KX4位的SRAM芯片组成该机所允许的最大主

存空间，并选用模块条形式，问：

(1)若每个模块条为32Kx8位，共需几个模块条？

(2)每个模块条内有多少片RAM芯片？

(3)主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？

8.画出中断处理过程流程图。

期末试卷二答案

一.选择题:

l.C2.C3.B4.A5.D6.C7.B

8.B9.B10.All.A12.B13.C14.B

15.A16.A17.B18.C19.C20C

—,填空题：

LA.系统软件B.应用软件C.系统软件

2.A.4B.7

3.A.210B.2a

4.A.精简指令系统计算机B.复杂指令系统计算机

5.A.存取时间B.存储周期C.存储器带宽

6.A.字向B.位向

7.A.顺序寻址方式B,跳跃寻址方式

8.A.地址线B.数据线C.控制线

9.A.时序信号B.取指令

三.简答题：

1.时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的

指令流流向控制器(指令寄存器)。从内存读出的数据流流向运算器(通用寄存器)。

2.指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为

CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间(或访存时间)。时钟周期是

时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期

组成，每个机器周期又由若干个时钟周期组成。

3.(1)外设发出DMA请求；

(2)CPU响应请求，DMA控制器从CPU接管总线的控制；

(3)由DMA控制器执行数据传送操作；

(4)向CPU报告DMA操作结束。

主要优点是数据数据速度快

4.寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在

存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

四.应用题

1.原码11110001

反码10001110

补码10001111

移码00001111

2.(1)0020H(2)1166H(3)1256H(4)0058H(5)1257H

3.(1)(354-f),o=(162.A)i6

(2)(354々),<>=(101100010.1010)2

(3)(354)l0=(542.5)8

(4)(354-f-)io=(001101010100.011000100101)BCD

4.最小值2一"""x0.00000001

最大值2IllinxO.11111111

5.设地址线x根，数据线y根，则

2X-y=64Kx2

若y=lx=17

y=2x=16

y=4x=15

y=8x=14

因此，当数据线为1或2时，引脚之和为18

共有2种解答

6.每个字符格式包含十个位，因此字符传送速率

4800波特/10=480字符/秒

每个数据位时间长度T=l/4800=0.208ms

数据位传送速率8x480=3840位/秒

18

7.(2x8)/(32kx8)=8,故需8个模块

(32kx8)/(4kx4)=16,故需16片芯片

共需8x16=128片芯片

为了选择各模块，需使用3:8译码器

即3根地址线选择模条。

8.中断处理过程流程图如图C2.1所示。

图C2.1

试卷--：

一.选择题(每小题1分，共20分)

1.目前我们所说的个人台式商用机属于—D—。

A.巨型机B.中型机C.小型机D.微型机

2.(2000)10化成十六进制数是B_,

A.(7CD)16B.(7D0)16C.(7E0)16D.(7F0)16

3.下列数中最大的数是—A—.

A.(10011001)2B.(227)8C.(98)16D.(152)10

4.D_表示法主要用于表示浮点数中的阶码。

A.原码B.补码C.反码D.移码

5.在小型或微型计算机里，普遍采用的字符编码是—D.

A.BCD码B.16进制C.格雷码D.ASCII码

6.卜列有关运算器的描述中，―D―是正确的。

A.只做算术运算，不做逻辑运算B.只做加法

C.能暂时存放运算结果D.既做算术运算，又做逻辑运算

7.EPROM是指_D—

A.读写存储器B.只读存储器

C.可编程的只读存储器D.光擦除可编程的只读存储器

8.lntel80486是32位微处理器，Pentium是_口位微处理器。

A.16B.32C.48D.64

9.设［X］补=1.x1x2x3x4,当满足_A_时，X>-1/2成立。

A.x1必须为1,x2x3x4至少有一个为1B.x1必须为1,x2x3x4任意

C.x1必须为0,x2x3x4至少有一个为1D.x1必须为0,x2x3x4任意

10.CPU主要包括—Bo

A.控制器B.控制器、运算器、cache

C.运算器和主存D.控制器、ALU和主存

11.信息只用一条传输线，且采用脉冲传输的方式称为_Ao

A.串行传输B.并行传输C.并串行传输D.分时传输

12.以下四种类型指令中，执行时间最长的是_C。

A.RR型B.RS型C.SS型D.程序控制指令

13.下列一D_属于应用软件。

A.操作系统B.编译系统C.连接程序D.文本处理

14.在主存和CPU之间增加cache存储器的目的是_C.

A.增加内存容量B.提高内存可靠性

C.解决CPU和主存之间的速度匹配问题D.增加内存容量，同时加快存取速度

15.某单片机的系统程序，不允许用户在执行时改变，则可以选用_B作为存储芯片。

A.SRAMB.闪速存储器C.cacheD.辅助存储器

16.设变址寄存器为X,形式地址为D,(X)表示寄存器X的内容，这种寻址方式的有效地址为A。

A.EA=(X)+DB.EA=(X)+(D)C.EA=((X)+D)D.EA=((X)+(D))

17.在指令的地址字段中，直接指出操作数本身的寻址方式，称为—C―。

A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址

18.下述I/O控制方式中，主要由程序实现的是—D—。

A.PPU(外围处理机)方式B.中断方式C.DMA方式D.通道方式

19.系统总线中地址线的功能是—C—。

A.用于选择主存单元地址B.用于选择进行信息传输的设备

C.用于选择外存地址D.用于指定主存和I/O设备接口电路的地址

20.采用DMA方式传送数据时，每传送一个数据要占用_B的时间。

A.一个指令周期B.一个机器周期C.一个时钟周期D.一个存储周期

二.填空题(每空1分，共20分)

1.数控机床是计算机在A.方面的应用，邮局把信件自动分拣是在计算机B.方面的应用。

2.汉字的A.、B.、C.是计算机用于汉字输入、内部处理、输出三种不同用途的编码。

3.闪速存储器特别适合于A.微型计算机系统，被誉为B.而成为代替磁盘的一种理想工具。

4.主存储器的性能指标主要是A.、B.、存储周期和存储器带宽。

5.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.类指令，这类指令在指令格式中所表

示的地址不是B.的地址，而是C.的地址。

6.从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，A.,B.。

7.运算器的两个主要功能是：A.,B.o

8.PCI总线采用A.仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与B.相连。

9.直接内存访问(DMA)方式中，DMA控制器从CPU完全接管对A.的控制，数据交换不经过CPU,而直接在

内存和B.之间进行。

答案：

1.A.自动控制B.人工智能

2.A.输入编码(或输入码)B.内码(或机内码)C.字模码

3.A.便携式B.固态盘

4.A.存储容量B.存取时间

5.A.程序控制类B.操作数C下条指令

6.A.寄存器一寄存器型B.寄存器一存储器型

7.A.算术运算B.逻辑运算

8.A.集中式B.中央仲裁器

9.A.总线B.I/O设备(或输入输出设备)

试卷二：

选择题(每空1分，共20分)

1.将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为—C—0

A.数值计算B.辅助设计C.数据处理D.实时控制

2.目前的计算机，从原理上讲_C。

A.指令以二进制形式存放，数据以十进制形式存放

B.指令以十进制形式存放，数据以二进制形式存放

C.指令和数据都以二进制形式存放

D.指令和数据都以十进制形式存放

3.根据国标规定，每个汉字在计算机内占用—