晶体管晶体管逻辑电路演示文稿

晶体管晶体管逻辑电路演示文稿2023/5/111目前一页\总数六十六页\编于七点优选晶体管晶体管逻辑电路目前二页\总数六十六页\编于七点绪论在数字集成电路中，完成各种逻辑运算和变换的电路称为逻辑电路，组成逻辑电路的基本单元是门电路和触发器电路，触发器电路基本上也是由各种门电路组成的，门电路是数字集成电路的基本单元，在双极数字集成电路中，按照基本单元电路的工作特点的不同，大致可分为：饱和型逻辑集成电路(RTL,DTL,TTL,I2L)

抗饱和型逻辑集成电路(STTL)

非饱和型逻辑集成电路(ECL)

目前三页\总数六十六页\编于七点

第一种实用的数字集成电路是电阻-晶体管耦合逻辑(RTL)电路，如图所示，这是一种或非门，只要有一个输入信号为高电平，输出则为低电平，输出低电平VOL≈0.2V，级连使用时输出高电平为VOH≈1V，这种电路的特点是：速度较慢，负载能力和抗干扰能力差。VccV0Vi1Vi2Vi3Q1Q3Q2电阻-晶体管耦合逻辑(RTL)电路从TTL电路的发展历史看，它是以提高速度、降低功耗(或降低电路的优值，即延时功耗积)为主要目标，不断改进电路的形式和工艺的过程。目前四页\总数六十六页\编于七点

下图是二极管-晶体管逻辑(DTL)电路，是一种与非门，只要有一个输入信号为低电平，输出就为高电平，只有当所有输入端都是高电平时，输出才为低电平。相对于RTL电路，它的负载能力和抗干扰能力都有所提高，但电路速度仍然较慢。Q2Q1DD1D2ViVCCV0二极管-晶体管逻辑(DTL)电路目前五页\总数六十六页\编于七点简易TTL与非门与非门ABCR1R2VCCVOB1B2T1T2ABCO00010011010101111001101111011110两管单元TTL与非门目前六页\总数六十六页\编于七点简易TTL与非门ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门工作原理R1R2VCCB1ABC4K4K4K4K几个假设：1.发射极正向压降，当晶体管正向工作时，取VbeF=0.7V，而当晶体管饱和时，取VbeS=0.7V.2.集电结正向饱和压降，取VbcF=0.6~0.7V。3.晶体管饱和压降，当T1管深饱和时，因Ic几乎为零，取VceS＝0.1V，其余管子取VceS＝0.3V目前七页\总数六十六页\编于七点简易TTL与非门1.输入信号中至少有一个为低电平的情况R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流0.4VIOHT2管的集电结反偏，Ic1很小，满足βIB1>Ic1，T1管深饱和，VOCS1=0.1V，VB2=0.4V目前八页\总数六十六页\编于七点简易TTL与非门2.输入信号全为高电平R1R2VCCB1ABC1.4VVOH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4VVB1被嵌位在1.4V4K4KIC1B2VOH=5VT1管的发射结反偏,集电结正偏,工作在反向有源区,集电极电流是流出的,T2管的基极电流为:IB2=-IC1=IB1+bIB1≈IB1（b<0.01)IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA∴IB2≈0.9mAT2管饱和，T2管的饱和电压VCES=0.3V∴VOL=0.3V目前九页\总数六十六页\编于七点ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大区假设:ßF=20,ßR=0.02IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA-IE1=ßRIB1=0.02*0.9=0.018mA-IC1=(ßR+1)IB1=0.918=IB2假设T2管工作在正向放大区在R2上产生的压降为18mA*4K=72V4K4K不成立目前十页\总数六十六页\编于七点

两管单元TTL与非门的静态特性电压传输特性VO(V)VOHVOLQ1Vi(V)Q2Q1,Q2

截止区

过渡区

导通区VOH:输出电平为逻辑”1”时的最大输出电压VOL:输出电平为逻辑”0”时的最小输出电压VIL:仍能维持输出为逻辑”1”的最大输入电压VIH:仍能维持输出为逻辑”0”的最小输入电压VILVIH目前十一页\总数六十六页\编于七点噪声抑制与噪声容限VOHVOLVILVOHVIHVOL噪声最大允许电压噪声最小允许电压目前十二页\总数六十六页\编于七点噪声抑制与噪声容限高噪声容限低噪声容限不定区VIHVIL"1""0"VOHVOLVNMHVNMLGateOutputGateInputVNML=VIL-VOLVNMH=VOH-VIH目前十三页\总数六十六页\编于七点2023/5/11有效低电平输出Vin输入低电平有效范围0VIL有效高电平输出Vout输入高电平有效范围VIHVDD过渡区VOHVOL噪声噪声幅值＋VOL<VIL噪声幅值<VIL-VOL高电平噪声噪声幅值＋VIH<VOH噪声幅值<VOH-VIH低电平NMH=VOH-VIHNML=VIL-VOL噪声抑制与噪声容限高噪声容限低噪声容限目前十四页\总数六十六页\编于七点2023/5/112.抗干扰能力VO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIH目前十五页\总数六十六页\编于七点2023/5/11VO(V)VOHVOLVi(V)VILVIHVLVNMH=VOH-VIHVNML=VIL-VOLVNMLVNMH目前十六页\总数六十六页\编于七点2023/5/11VA:00.6V;>0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V两管单元非门的噪声容限AR1R2VCCVOB1B2T1T2目前十七页\总数六十六页\编于七点2023/5/11简易TTL与非门R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流0.4VIOH2.负载能力目前十八页\总数六十六页\编于七点2023/5/11

两管单元TTL与非门的静态特性-负载能力...能够驱动多少个同类负载门正常工作NN扇出目前十九页\总数六十六页\编于七点2023/5/11ABCR1R2VCCB1B2T1T24K4K1.求低电平输出时的扇出解：负载电流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。。。IILN个ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K≈1.1mA解得：NN≈3目前二十页\总数六十六页\编于七点2023/5/11ABCR1R2VCCB1B2T1T24K4K2.求高电平输出时的扇出要求保证输出高电平≥3V解：负载电流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。。。IIHN个ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2≥3VNN=25＝25目前二十一页\总数六十六页\编于七点2023/5/11ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门的静态特性3.直流功耗P=ICC*VCC静态功耗：电路导通和截止时的功耗1.空载导通电源电流ICCL:2.空载截止电源电流ICCH:3.电路

平均静态功耗：4K4K目前二十二页\总数六十六页\编于七点2023/5/1123ABCR1R2VCCVOB1B2T1T2简易TTL与非门的缺点1.输入抗干扰能力小2.电路输出端负载能力弱3.IB2太小，导通延迟改善小四管单元与非门目前二十三页\总数六十六页\编于七点4.1.1标准TTL与非门(四管单元)图4.1所示的电路就是标准的四管单元TTL与非门电路，也是54/74系列电路的基本单元。电路的特点是：当输出端由低电平转向高电平时，也就是Q2由导通转向截止、Q1由截止转向导通的过程，在此过程中Q1可反抽Q2基区中的过剩载流子，使电路的平均传输延迟时间tpd下降，从而提高了电路的工作速度。输出级采用图腾柱结构(Q3-D和Q5轮流导通)，使电路的功耗较低。电路的优值(延时功耗积)tpdPD=100pJ。4.1一般的TTL与非门目前二十四页\总数六十六页\编于七点2023/5/11ABCR1R2VCCVOB1B2T1T2T3T5T2管使电路低电平噪声容限VNML提高了一个结压降，因此电路抗干扰能力增强。T3、T5构成推挽输出（又称图腾柱输出），使电路负载能力增强。T5基极驱动电流增大，电路导通延迟得到改善。ABCR1R2VCCVOB1B2T1T2电平移位作用R3R4180目前二十五页\总数六十六页\编于七点图4.1标准54,74(T1000)系列TTL与非门ViR14KΩR21.6KΩR5130ΩR31KΩQ1DQ3Q5Q2VCC=5VV0目前二十六页\总数六十六页\编于七点2023/5/11ABCR1R2VCCVOB1B2T1T2T5电路导通时，T2、T5饱和VO=VOL这时，T2管的集电极和输出之间的电位差为：VC2-VO=VCES2+VBES5-VCES5≈VBES5=0.8VT5和D不能同时导通D起了电平移位的作用R5T3目前二十七页\总数六十六页\编于七点该电路的电压传输曲线如图4.2所示。由图可见，当输入端电平低于0.55时，输出始终为高电平，当输入端电平＞0.55后，输出电平开始下降；当输入电平＞1.35时，输出为低电平(VOL=VCES5)。输入电平在0.55～1.25之间时，输出电平从B到C，时间由R2/R3决定。0123410.55231.35VABC斜率＝－R2/R3EV0/VVOL=VCES50.10.651.351.45Vi/VVB2/V图4.2四管单元TTL与非门电压传输特性VOH目前二十八页\总数六十六页\编于七点由于Q5的集电极与二极管D的负极电位相同，所以在版图设计时，可将Q5和D设计成一个复合管，共用一个隔离岛，如图所示。图4.3Q5-D的复合版图和剖面图N+N+N+PPP+P+N-epiN+-BLP-SUPEBCD-CD+目前二十九页\总数六十六页\编于七点4.1.254H/74H五管单元TTL与非门对于图4.1所示的四管单元与非门电路，由于输出端从低电平向高电平转换的瞬间，从电源经R5,Q3,D到Q5有瞬态大电流流过，因此在二极管D上就有大量的存储电荷，因没有泄放回路只能靠二极管本身的复合而消失，所以使该电路的开关速度受到影响。图4.4所示的五管单元与非门电路采用以下措施来提高电路的速度和增强电路的负载能力。用Q3,Q4构成的达林顿管代替Q3和D。在输出低电平时，由于VCB4=VCE3＞0,Q4不会进入饱和，所以Q4导通时基区的存储电荷就会明显减少；另外Q4的目前三十页\总数六十六页\编于七点ViR12.8KΩR2760ΩR558ΩR3470ΩQ1Q4Q5Q2VCC=5VV0R44kΩQ3图4.454H74H(T2000)系列TTL与非门目前三十一页\总数六十六页\编于七点基极还设计有R4泄放电阻，可以在电路转换时泄放存储电荷，从而使电路的平均传输延迟时间tpd下降，工作速度提高。采用达林顿晶体管还可以使电流增益提高、输出电阻减小，有利于对负载电容的充电，同样能提高电路的速度，负载能力增加。电路中各个电阻的阻值均比四管单元电路的电阻阻值小，在同样电源电压情况下工作电流增大反而会使tpd,功耗增加(约为四管单元电路的2倍)。电压传输曲线与四管单元电路类似。

输入端的反向箝位二极管D可将输入的负向过冲信号箝位在-0.8V左右，起输入保护作用。目前三十二页\总数六十六页\编于七点2023/5/11ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管构成达林顿管，T4管不会进入饱和区反向时T4管的基极有泄放电阻，使电路的平均延迟时间下降四管单元TTL与非门五管单元TTL与非门目前三十三页\总数六十六页\编于七点5管单元TTL与非门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号目前三十四页\总数六十六页\编于七点2023/5/11TTL与非门工作原理输入端至少有一个接低电平0.3V3.6V3.6V1V3.6VT1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微饱和状态。T4：放大状态。电路输出高电平为：5V目前三十五页\总数六十六页\编于七点2023/5/11输入端全为高电平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此输出为逻辑低电平VOL=0.3V3.6V发射结反偏而集电极正偏.处于反向放大状态T2：饱和状态T3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：饱和状态，TTL与非门工作原理目前三十六页\总数六十六页\编于七点输入端全为高电平，输出为低电平输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系T1：反向放大状态T2：饱和状态T3：导通状态T4：截止状态T5：深饱和状态T2：截止状态T3：微饱和状态T4：放大状态T5：截止状态TTL与非门工作原理目前三十七页\总数六十六页\编于七点4.1.3六管单元TTL与非门从以上两种与非门电路的电压传输曲线(图4.2)可以看出，当0.55＜Vi＜1.25时，存在从B-C的过渡区，这主要是输出管Q5的基极回路由电阻R3构成，在Q2开始导通时，IE2并不是很大，IE2R3还不能是Q5完全导通，需要一段时间延迟，所以就出现曲线的B-C段。此现象的存在使电路的抗干扰能力下降。为了解决上述问题，在图4.5所示的六管单元与非门电路中，用RB,RC,Q6泄放网络代替R3。RB的存在使Q6管比Q5管晚导通，所以Q2管的发射极电流IE2全部流入Q5管的基极，使Q2管和Q5管几乎同时导通，从而改善了电压传输特性(见图4.6)。目前三十八页\总数六十六页\编于七点图4.5六管单元与非门电路ViR12.8KΩR2760ΩR558ΩRB500ΩQ1Q4Q5Q2VCC=5VV0R43.5kΩQ3Q6RC250Ω3.53.02.51.50.51.02.00.51.52.53.5Vi/VV0/VVcc=5VTA=25℃图4.6六管单元电压传输特性取代R3的泄放回路目前三十九页\总数六十六页\编于七点当Q5导通且饱和后，Q6也逐渐导通进入饱和，对Q5管进行分流，使Q5管的饱和度变浅(所以这种电路又称为浅饱和电路或抗饱和电路)。由于Q5管工作在浅饱和状态，超量存储电荷相应减小，因而Q5退出饱和的速度得到提高。在截止瞬态，由于Q6管的基极没有泄放回路，完全靠自身的复合消除存储电荷，所以Q6管比Q5晚截止，使Q5管有一个很好的泄放回路而很快脱离饱和，提高了电路的速度。可以看出，以泄放回路代替电阻R3，可明显改善电路的电压传输特性，提高了电路的抗干扰能力和工作速度。目前四十页\总数六十六页\编于七点另外，由于这种电路结构对温度变化和工艺上电流增益b的离散性都有一定的自调整作用,使得Q5管的饱和深度比较稳定，所以也能改善电路的瞬态特性和负载能力的温度特性，从而减少了工艺离散性对电路的影响。由于六管单元与非门电路具有以上诸多优点，所以被广泛应用。在图4.5所示的六管单元电路中，除Q4不是工作在饱和方式以外，其它5只晶体管均工作在饱和工作方式。目前四十一页\总数六十六页\编于七点TTL与非门工作速度存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。改进型TTL与非门可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度目前四十二页\总数六十六页\编于七点2023/5/11n-epiP-SiP+P+Sn+Epn+Bn+-BLCB目前四十三页\总数六十六页\编于七点4.2STTL和LSTTL电路4.2.1六管单元STTL与非门电路如果将六管单元中可能进入饱和的晶体管全部用肖特基箝位晶体管(SCT)代替，可进一步提高电路的工作速度。这就是六管单元STTL与非门电路。图4.7为采用SBD箝位晶体管的54S/74S系列六管单元与非门电路。由图可见，与一般TTL不同之处是以SBD箝位晶体管代替了除Q4以外的所有晶体管，由于SBD的箝位作用，从而使这些管子脱离了的深饱和工作状态(减少了超量存储电荷)，电路速度得到进一步提高。该电路的门延时tpd=3ns，功耗PD≈19mW(相对较大)，电路优值约为60pJ。另外，采用SCT代替一般晶体管，其饱和压降有所增加，输出低电平增大。目前四十四页\总数六十六页\编于七点ViR12.8KΩR2760ΩR558ΩRB500ΩQ1Q4Q5Q2VCC=5VV0R43.5kΩQ3Q6图4.754S/74S(T3000)系列STTL与非门RC250Ω目前四十五页\总数六十六页\编于七点4.2.2低功耗肖特基与非门电路(LSTTL)

由于STTL电路中R4的存在且比较小，使电路功耗较大，如果采用高阻值电阻和优化的电路设计就可以有效降低功耗，实现低功耗的STTL电路，简称LSTTL，电路如图4.8所示。

LSTTL电路实现了高速和低功耗的良好结合，是目前TTL系列电路中具有最佳延时功耗积的系列。与STTL与非门电路的不同之处如下：用SBD代替多发射极晶体管Q1作为输入端；将Q4管的基极泄放电阻R4由接地改为接输出端V0，并加上肖特基势垒二极管D5和D6。

目前四十六页\总数六十六页\编于七点ViR120KΩR28KΩR5120ΩRB1.5KΩQ4Q5Q2VCC=5VV0R44kΩQ3Q5D1D2D3D4图4.854LS/74LS(T4000)系列TTL与非门电路D5D6RC3KΩDTL输入方式目前四十七页\总数六十六页\编于七点LSTTL电路的基本特点：采用高阻值电阻使功耗PD下降为标准TTL门电路的1/5左右；用R1,D1,D2组成以SBD为输入端的DTL电路。具有以下优点：高电平时的输入电流变小；由于SBD是多子器件，所以速度快；因为SBD的击穿电压较高(10～15V)，所以可将不用的输入端直接接Vcc，而不用通过电阻接Vcc，使用方便。R4由接地改为接输出端后，通过R4的电流变小，所以电路功耗下降；在高电平输出时，IR4可成为输出电流的一部分，提高了高电平输出的负载能力。目前四十八页\总数六十六页\编于七点增加二极管D5、D6后，电路速度得到提高。D5的作用是在电路导通瞬间反抽Q4管基区的储存电荷，使输出电平迅速下降。D6的作用是降低高电平向低电平转化时的传输时间，当VC2下降比VOH快，且VOH-VC2＞0.4V时，D6导通，而通过D5,D6的电流又通过Q2放大去驱动Q5管，加速了Q5管的导通，提高了电路速度。采用离子注入、薄层外延等新技术和对通隔离、深N+集电极接触等工艺，可减小器件的尺寸和寄生效应，提高电路的速度和集成度。

LSTTL的不足之处是电路的阈值电压VTH较低，使低电平噪声容限下降。目前四十九页\总数六十六页\编于七点4.3LSTTL门电路的逻辑扩展在TTL电路中，与非门电路是大量生产和使用的门电路。但在实际应用中往往需要的是各种门电路而不仅仅是与非门电路。为了解决实际应用的需要，一方面在TTL与非门中增加扩展器，用以增加输入端(“与”扩展器)和实现逻辑功能扩展(“与或”控制器)；另一方面生产其它逻辑功能的TTL门电路(如或非门、与或非门、与门、或门、异或门等)。同一种门又可按输出结构不同而分为基本门、集电极开路(OC)门，三态[3S(thirdstatelogicgate)]门等，一般这些电路都是按系配套的。以下仅介绍OC门目前五十页\总数六十六页\编于七点4.3.1OC门标准系列的TTL与非门不能直接连接在一起(如图4.9(a)所示)实施“线与”，因为此时两个输出高电平的与非门(G1,G2)的输出电流一起灌进了输出低电平的与非门G3的输出管Q5(见图4.8)，这样，一方面过量电流会烧坏Q5管，另一方面会使G1,G2门的输出高电平下降，G3门的输出低电平上升，甚至造成逻辑混乱。所以标准系列的图腾柱输出限制了它的“线与”功能，而采用OC门结构就可以解决以上存在的问题。目前五十一页\总数六十六页\编于七点&G1BA&G2DC&G3FEVOLVOHVOHIOLYVcc(a)一般与非门&BA&DC&FEVOLVOHVOHIOLYVcc(b)OC与非门图4.9与非门的线与使用目前五十二页\总数六十六页\编于七点OC门结构是把标准系列与非门中的高电平输出驱动级去掉，直接由输出管Q5的集电极输出，其电路和逻辑符号如图4.10所示。17KΩ8KΩQ5Q2VCCAB图4.10OC门YYAB&目前五十三页\总数六十六页\编于七点由图4.9和4.10可以看出，当任何一个或全部门的输出管Q5饱和时，输出电平被下拉为低电平，得到高电平的惟一方法是所有门的输出管Q5都截止。所以“线与”是指各个OC门输出端相“与”，而不是全部OC门各输入端的相“与”。多个OC门可以挂在同一根总线上进行数据传输，当某个OC门的控制电平A(或B)为低电平时，该OC门的输出管Q5才处于截止状态，不传输数据，相当于此级对母线不其作用，仅当控制电平为高电平时，才将本级输入信号发送至总线上。OC门与一般与非门相比，由于缺乏Q3、Q4输出驱动，所以电路速度慢，负载能力差。目前五十四页\总数六十六页\编于七点4.5中大规模集成电路中的简化逻辑门4.5.1简化逻辑门中大规模集成电路中的逻辑门可分为三类：输入门、内部门和输出门。输入门与输入端直接相连，所以会受外部电路的直接干扰，输入门的输出与内部相连，所以负载是固定的，受到的干扰也较小，所以对输入门的要求是输入阻抗要高，抗干扰能力要强。输出门与输出端相连，直接驱动外部负载，所以要求输出门的负载能力要强。内部门的特点是数量大、功耗低、电路简单。由于内部门不与外部直接相连，所以不受外部干扰，因而允许噪声容限低。另外内部门的负载数少、且固定，所以输出驱动电路可以简化。不需要高电目前五十五页\总数六十六页\编于七点平输出管(达林顿管)和低电平输出管Q5，而把分相管Q2兼作输出级。其电路如图4.16和4.17所示。R1R2Q2Q1VCCV0Vi1Vin···R1R2Q2Q1VCCV0Vi1Vin···D(a)低阈值(b)高阈值图4.16两管单元简化与非门目前五十六页\总数六十六页\编于七点R1R2Q2Q1VCCV0Vi1Vin···IFR31KΩQ5I0LIB5C2图4.17三管单元与非门目前五十七页\总数六十六页\编于七点4.5.2单管逻