阅读sdhc部分寄存器介绍

11.3.2K60的SD模块器映像与寄存器定D31~D16—TXFERTYP[BCEN]1时，该寄存器100将导致没有数据块传输。当XFERTYP[MSBDEL]位被时，只能单块传输，T的读值总为1。0110xFFFF65535块。D12~D0—BLKSIZE位，传输块的大小。该寄存器为块数据传输时，每块数据大小，其1字节到最大缓冲值（4096字节）SDHC空闲时，3．传输类型寄存器(TransferTypeRegister，SDHC_XFERTYP)些位令应设为命令格式的45-40位。D23~D22—CMDTYP位，命令类型。一共可以设置四种命令类型，执行普通命令时，0。3种特殊类型命令：暂停，重新开始，和中止命令。暂停命令：如果暂停命令成功，SDHCDAT通道发出下一个命令；重新开始命始命令；中止命令：如果当执行读传输时发送该命令，SDHC将停止读入缓冲。如果当执行写传输时发送该命令，SDHC将停止DAT通道。终止命令后，主机驱动器发送一个通道传输。当该域为0时，表明命令仅通过CMD通道或没有数据传输令，但使用繁忙D20—CICEN1，SDHC将检测响应值是否与命令索引相等。如果不等，将报告命令索引错误；如果该位置0，则测响应。段。如果检测到错误则报告命令CRC错误。如果该位置0，测CRC段，这些位由CRC长度48；11b：响应长度48，响应后检测忙碌状态。位应置为0。如果该位为1，就不必设定块计数寄存器。动从SD卡发送数据到SDHC时该位置1，其令时则置0。D2—AC12EN位，自动CMD12使能。器的多块传输需要CMD12停止事务。当议中的安全命令不需要CMD12。单块传输时，不管该位是否设定，SDHC将忽略该位。D1—BCEN位，块计数寄存器。该位用来允许块计数寄存器，该寄存器与多块传输有关。当该位为0时，在多传输有用的内部计数器不工作。D0—DMAEN位，DMADMA1，当主驱动设定寄存器的DPSELDMADMA还是高级DMA处于运行状态取决PROCTL[DMAS]位。32位数据，当内部DMA0。5．当前状态寄存器(PresentStateRegister，SDHC_PRSSTAT)DAT[3]通道不开放，而其他通道开放时，复位后该位段的系统默认值为。每位表1路数据通道等级，例如DAT[0]表示数据0通道信号等级，其他以此类推。D23—CLSL，CMD通道信号等级。该段用来检测CMD通道，从错误中恢复并除去错1b。D16—CINS，插入标志位。该位表面卡是否已插入,SDHC识别此信号，而主驱动不需0110的变化D11—BRENDMA读传输，SDHC可以使用多个缓冲允许并产生读缓冲区中断时，该位由0变为1。D10—DBWENDMA写传输，SDHC可以使用多个缓1，比水位阈值高的有且允许写入缓冲区中断，并产生中断，该位从0变为1。D9—RTA1到SDHC内部缓冲区）SDHC内部缓冲区将有效数据块传输给系统且由于停止块间的请求被设为1，目前没有传输时，该位变为0，且产生传输完成中断。D8—WTA1PROCTL[CREQ]重新开始写和多重的)CRC状态，该位变为0。D7—SDOFF位，SDSD时钟是在内部关闭，因为位来停止SD时钟。该位是为了主机在SD总线上调试数据传输的。D6—PEROFFSDHC内部时钟关闭，这一位数据是为SDINITA位被设定，SDHC80个时钟周期到卡上，从而导致SDHC时钟和总线时钟都将一直处于活跃状态。D3—SDSTB，SD时钟稳定。该位表面卡的内部时钟稳定，该位是为了主设备来检测线不活跃；1b：DAT线活跃。3SDHC发出暂停命令，还是SD卡受到暂停命令。SD卡受到了，重新命令才能使之重新传输；如果主驱动发出暂停命令，SD卡没有受到， 位，SD卡取出唤醒使能。0：不使能；1：使能。D24—WECINT位，卡中断唤醒使能。0：不使能；1：使能。D19—IABGSDIO4位模式中有效，并且在中断循环动探测到SDIO卡插入时，它将根据卡的CCCR来设置位。D18—RWCTL位，等待控制。0：等待控制，当SABGREQ位置位时，块间停止SD时钟。1：使能等待控制，当SABGREQ位置位时保持等待而不需要停止SD时钟。除。当该位和SABGREQ同时为1时，忽略所有的请求。0：无影响；1：重启事务。D16—SABGREQ位，块间请求停止。该位可以用来停止进入下一个用于DMA和非3保留。D6—CDTLCDSS1且有卡插入时置位。0：卡检测测试等级为0，没有卡插入。1：卡检测测试等级为1，有卡插入。D5~D4—EMODE，字节顺序模式。SDHC在数据传输时支持所有四种字节顺序模式。0：大字节顺序模式：1：半字的大字节顺序模式；2：小字节顺序模D3—D3CD，DAT3线作为卡检测引脚。如果该位置位，DAT3必须下拉作为卡检测引DAT3SPICMD0可以使位模式；4：8位模式；3：保留。D27—INITA位，初始化激活。当该位被置位，80个SD时钟被送到卡上。80个时钟被D15~D8—SDCLKFS位，SDCLK时钟频率选择。SDCLK的频率通过以下计算：01h1h24MHz。24MHz是小于等于目标的最接50MHz，绝不会超过这个限制。2（0<=<=7意分频