数字电路基础之门电路和组合逻辑电路

数字电路的基础知识数字信号和模拟信号电子电路中的信号模拟信号数字信号时间连续的信号时间和幅度都是离散的1模拟信号：tu正弦波信号t锯齿波信号u2研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。在模拟电路中，晶体管一般工作在放大状态。3数字信号：数字信号产品数量的统计。数字表盘的读数。数字电路信号：tu4研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。5第二章门电路和组合逻辑电路§2.1概述§2.2分离元件门电路

§2.3TTL集成门电路§2.4MOS门电路§2.5逻辑代数

§2.6组合逻辑电路分析§2.7利用小规模集成电路设计组合电路§2.8几种常用的中规模组件6§2.1概述在数字电路中，门电路是最基本的逻辑元件。门电路的输入信号于输出信号之间存在一定的逻辑关系，所以门电路又称逻辑门电路。门电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。在数字电路中，门电路的输入输出信号都是用电位（电平）的高低来表示。一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。7ViVoKVccR100VVcc只要能判断高低电平即可K开------Vo=1,输出高电平K合------Vo=0,输出低电平可用三极管代替8R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性（截止区—饱和区）：截止饱和9§2.2分离元件门电路一、二极管与门FD1D2AB+12V10“与”逻辑A、B、C都具备时，事件F才发生。EFABC&ABCF逻辑符号11F=A•B•C逻辑式逻辑乘法逻辑与AFBC00001000010011000010101001101111真值表12二、二极管或门FD1D2AB-12V13“或”逻辑A、B、C只有一个具备时，事件F就发生。1ABCF逻辑符号AEFBC14F=A+B+C逻辑式逻辑加法逻辑或AFBC00001001010111010011101101111111真值表15R1DR2AF+12V+3V三、三极管非门嵌位二极管16“非”逻辑A具备时，事件F不发生；A不具备时，事件F发生。逻辑符号AEFRAF17逻辑式逻辑非逻辑反真值表AF011018R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门与非门19几种常用仙的逻辑关促系逻辑“与”、全“或”、腿“非”是楼三种基本踏的逻辑关醉系，任何贺其它的逻蜡辑关系都乳可以以它岂们为基础器表示。与非：条件A、塌B、C都床具备，则誓F不发淘生。&ABCF20或非：条件A、绕B、C任爪一具备，旋则F发盘生。1ABCF异或：条件A追、B有隙一个具姓备，另梨一个不食具备则帜F发判生。=1ABCF21分离元件公门电路缺仰点1、体积兆大、工作跨不可靠。2、需锈要不同胶电源。3、各种膊门的输入繁、输出电很平不匹配喜。22§2.3进TTL茄集成门电戴路一、TT凝L与非门镇的基本原宋理与分离元君件电路相缺比，集成药电路具有清体积小、陷可靠性高捉、速度快塌的特点，凑而且输入弯、输出电递平匹配，校所以早已搜广泛采用蕉。根据电狂路内部的雷结构，可厚分为DT填L、TT拜L、HT竞L、MO躲S管集成门股电路。23+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与侨非门的内条部结构&ABCF24+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任奖一输入端为低电症平（0桃.3V扎）时“0”1V不足以遥让T2、T5导通三个PN结导通需2.1V25+5VFR4R2R13kR5T3T4T1b1c1ABC1、任映一输入捏为低电久平（0塞.3V赴）时“0”1Vuouo=5-污uR2-ube3-ube43.6旨V高电平！26+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、输凳入全为班高电平围（3.末4V）顺时“1”全导通电位被拣嵌在2.桥1V全反偏1V截止272、输售入全为途高电平洗（3.爹4V）茎时+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uF=0.乞3V此电路281、电系压传输毛特性二、T旋TL与非啦门的特性郊和技术参郊数测试电路&+5Vuiu029u0(V)ui(V)123UOH(3.4V)UOL(0.型3V)传输特性就曲线u0(V)ui(V)123UOH“1”UOL(0.3滔V)阈值UT=1.呜4V理想的传碰输特性输出高胀电平输出低电亦平30（1）输盛出高电平激UOH、输出嫌低电平淡UOLUOH2.4悄VUOL0.4V便碰认为合格且。典型值UOH=3.碎4VUOL0.3V。(2)雕阈值电较压UTui<UT时，认培为ui是低电明平。ui>UT时，认为球ui是高电平恰。UT=1.4卡V312、输入膀、输出负拆载特性&&？（1）前菠后级之间垮电流的联衫系32+5VR4R2R5T3T4R1T1+5V前级输出害为高电零平时前级后级反偏流出前级电流IOH（拉电史流）33前级输出达为低电淘平时+5VR2R13kT2R3T1T5b1c1R1T1+5V前级后级流入前更级的电览流IOL约1刷.4m崖A(灌电流)34关于电流引的技术参羡数35（2）扇阀出系数:与非门电明路输出驱者动同类门叶的个数+5VR4R2R5T3T4T1前级T1T1IiH1IiH3IiH2IOH前级输出介为高电平水时例如：36+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输克出为贫低电平受时37输出低脑电平时枝，流入韵前级的趴电流（粥灌电流亮）：输出高电垒平时，流含出前级的窝电流（拉宣电流）：与非门的很扇出系数稠一般是1叫0。381、悬空举的输入端脑相当于接境高电平。2、为万了防止乒干扰，炼可将悬肆空的输好入端接费高电平漫。说明39（3）平坟均传输时南间tuiotuoo50%50%tpd1tpd2平均传弄输时间40三、捆其它类株型的T粘TL门皂电路（颤三态门插）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE--泪-控制端41+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止42+5VFR4R2R1T2R5R3T3T4T1T5ABDE10导通截止截止高阻态43&ABF符号功能表低电平起作用44&ABF符号功能表高电平起作用45E1E2E3公用总线０１０三态门主射要作为T准TL电路应与总线间的接口电雄路用途：E1、E2、E3分时接案入高电汗平46§2.4钞MOS慌门电路半导体集醒成门电路按导电盛类型分为：双极型（TT爷L)(庄双极型削晶体管霞）MOS盆型（绝缘命栅场效属应管）惜（单极着型晶体渐管）MOS型欣：优点：像制造工艺峰简单、集眠成度高、膀功耗低、虑抗干扰能力鹿强，便于艰向大规模庸集成电路馅发展。缺点：下工作速序度较低研。47一、场效跌应晶体管场效应蚕管与双厕极型晶巡寿体管不蜡同，它樱是多子盘导电，建输入阻欲抗高，承温度稳件定性好闻。结型场黄效应管抹JFE援T绝缘栅迷型场效聋应管M适OS场效应爸管有两胳种:481、量绝缘泽栅场效裕应管:（1）芦结构和理电路符案号PNNGSDP型基鸭底两个N区SiO2绝缘层49PNNGSD金属铝导电沟道GSDN沟道增待强型50NPPGSDGSDP沟道增强龄型51P沟道耗尽辞型NPPGSDGSD予埋了狐导电沟候道52（2）M堆OS管的工耽作原理以N沟彩道增强奔型为例PNNGSDUDSUGS53PNNGSDUDSUGSUGS=0时D-S间相当于两个反接的PN结ID=0对应截止乐区54PNNGSDUDSUGSUGS>0时UGS足够大时（UGS>VT）感应出足够多电子，这里以电子导电为主出现N型的导电沟道。感应出安电子VT称为阈值揉电压55PNNGSDUDSUGSUGS较小时页，导电少沟道相碌当于电煌阻将D减-S连兆接起来疑，UGS越大此鬼电阻越破小。56PNNGSDUDSUGS当UDS不太大够时，导樱电沟道兽在两个疮N区间来是均匀述的。当UDS较大时，狱靠近D区农的导电沟货道变窄。57PNNGSDUDSUGSUDS增加，UGS=VT时，靠貌近D端轻的沟道潜被夹断霜，称为再予夹断皂。夹断后ID呈恒流特性。ID58（3）哗增强型规N沟道呀MOS管的特涂性曲线转移特性匪曲线0IDUGSVT59输出特骄性曲线IDUDS0UGS>060二、训NMO虫S门电勇路1、N箱MOS日“非”洲门电路0UDSIDuiuoUCCR负载线ui=“1烤”ui=“0微”uo=“0”uo=“1”61uiuoUCCuiuoUCC实际结构？等效结肥构622、”捕与非”替门电路AYUCCB632、”比或非”残门电路AYUCCB64三、霞CMO喷S反相杀器（互些补对称转）UCCST2DT1AFNMOS管PMOS管CMOS电路65UCCST2DT1uiuoui=0截止ugs2=UCC导通u０=“１划”1、“蓄非”门誉电路66UCCST2DT1uiuoui=１导通截止u０=“０”672、“与岭非”门电勉路（略）3、“或闯非”门电怕路（略）68三、CM套OS电路的优胳点１、静宁态功耗夜小。２、允苏许电源票电压范嫁围宽（秋318膊V）。3、扇户出系数遵大，抗责噪容限何大。69§2.荐5逻最辑代数一、逻付辑代数罚运算法住则在数字电达路中，我剧们要研究凳的是电路们的输入输蚂出之间的花逻辑关系愁，所以数梦字电路又趁称逻辑电路，相应析的研究尊工具是逻辑代数止（布尔代县数）。在逻辑代挖数中，逻映辑函数的例变量只能兰取两个值婶（二值变量），即熊0和1精，中间朋值没有胳意义，坚这里的商0和1门只表示矛两个对剥立的逻族辑状态柔，如电开位的低劈燕高（0壳表示低异电位，帆1表示喘高电位扛）、开惕关的开记合等。701、几种欲基本的逻晴辑运算从三种正基本的匙逻辑关夹系，我银们可以妹得到以末下逻辑怪运算：0•辽0=0枪•客1=1挺•预0=01•后1=蜜10+0=侨00+1=仔1+0=泽1+1=乐1712、逻辑猾代数的基只本定律（1）子基本运川算规则A+0=洁A宾A+1骗=1A•孝0=0欢•A政=0王A童•1=喝A72（2）想基本代闲数规律交换律结合律分配律A+B典=B+占AA•狱B=B纠•驻AA+(央B+C雄)=(萄A+B岩)+C粗=(A慈+C)怜+BA•(瓣B•驾C)=(枝A•蒙B)•炼CA(B伶+C)咱=A诞•B选+A心•CA+B室•秩C=(姥A+B抗)(A污+C)普通代数不适用!73（3）吸椒收规则a.母原变量稀的吸收长：A+AB概=A证明：A+AB届=A(1杆+B)=更A•1=刺A利用运血算规则坦可以对孟逻辑式乡丰进行化住简。例如：被吸收74b.反变留量的吸收养：证明：例如：被吸收75c.混禽合变量嫁的吸收吧：证明：例如：1吸收76(4)映反演定理融：可以用列糠真值表的名方法证明张：77二、赔逻辑函冶数的表形示法1、真值柏表：将输怒入、输出挨的所有可候能状态一卫一对应地瞎列出。78请注意n个变需量可以味有2n个组合，奏一般按二脾进制的顺硬序，输出锈与输入状逼态一一对拌应，列出窝所有可能节的状态。792、逻辑何函数式把逻辑函恐数的输入驾、输出关钞系写成与、或、非等逻辑播运算的梢组合式飞，即逻辑代按数式，称为逻辑函暗数式，我们通贞常采用“与或”的形涝式。比如：若表达脱式中的椅乘积包队含了所冤有变量边的原变江量或反丈变量，号则这一殊项称为最小项，上式中拖每一项都波是最小项。若两个最跃小项只有树一个变量各以原、反银区别，称散它们逻辑相辰邻。80逻辑相邻逻辑相邻的项可以合并，消去一个因子813、卡阴诺图：将n个输播入变量的驶全部最小节项用小方盼块阵列图辛表示，并找且将逻辑氏相临的最栗小项放在车相临的几朋何位置上角，所得到境的阵列图核就是n变扭量的卡诺图。卡诺图的汉每一个方买块（最小瓜项）代表外一种输入纷组合，并兆且把对应裁的输入组饥合注明在染阵列图的遭上方和左验方。82AB0101ABC0001111001两变量卡责诺图三变量卡大诺图83ABCD0001111000011110四变量垄卡诺图单元编号0010，对应于最小项：ABCD=0100时函数取值函数取0、1均可，称为无所谓状态。只有一项不同84有时为昼了方便叼，用二桑进制对权应的十窗进制表算示单元佣编号。ABC0001111001F(虑A,坚B自,C唇)=(1壳,2若,4是,7义)1,2计,4,田7单元淋取1，矛其它取篮085ABCD0001111000011110864、逻莲辑图：把相应的宗逻辑关系疑用逻辑符孟号和连线成表示出来柴。&AB&CD1FF=A圆B+C犹D87三、逻辑函数建的化简1、利疾用逻辑混代数的雨基本公模式：例：反变量吸收提出AB=1提出A88例：反演配项被吸收被吸收89？AB=A绵CB=C?A+B=虽A+CB=C?请注意与普通代数的区别！902、利用们卡诺图化宿简：ABC000111100191ABC0001111001AB?92ABC0001111001ABBCF=AB萍+BC化简过程胀：93利用卡诺爆图化简的丝式规则：（1）相碑临单元的椅个数是2N个，并组久成矩形时渐，可以合杂并。ABCD0001111000011110AD94ABCD000111100001111095（2）先介找面积尽断量大的组延合进行化压简，可以蒜减少每项辨的因子数合。（3）俩各最小惩项可以究重复使题用。（4）注睡意利用无专所谓状态捆，可以使殖结果大大旅简化。（5）占所有的括1都被骄圈过后政，化简箭结束。（6）胶化简后誓的逻辑爆式是各倘化简项统的逻辑编和(“杏与或”妈式）。96例：化煌简F(A妨,B,占C,D应)=(0,汇2,3,感5,6,虑8,9,李10,1项1,1朴2,13芦,14,峡15)ABCD0001111000011110A97例：化挥简ABCD0001111000011110ABD98例：已知炉真值表如暴图，用卡自诺图化简雨。101状态未给出，即是无所谓状态。99ABC0001111001化简时可阵以将无所赔谓状态当砌作1或0丢，目的是掀得到最简泪结果。认为是1AF=A100§2.6珠组合述逻辑电路涛分析1、由给各定的逻辑藏图写出逻帝辑关系表尼达式。分析步骤典：2、用逻毙辑代数或耀卡诺图对竭逻辑代数辅进行化简袜。3、列出销输入输出饭状态表并违得出结论抚。电路结什构输入输毕出之间寇的逻辑葡关系101例：分硬析下图停的逻辑领功能。&&&ABF102真值表相同为筑“1”不同为“肃0”同或门=1103例：分析恨下图的逻翻辑功能。&&&&ABF104真值表相同为学“0”不同为“狗1”异或门=1105例：分析锋下图的逻蹄辑功能。&2&3&4AMB1F=101被封锁11106&2&3&4AMB1F=010被封锁1选通电路107§2.窗7齐组合逻绒辑电路游设计任务要求最简单的肠逻辑电路1、指索定实际合问题的韵逻辑含说义，列汁出真值兴表(念状态表参）。分析步骤胃：2、写出亦逻辑式并妹用逻辑代和数或卡诺珠图对逻辑呀式进行化顽简。3、画出汪逻辑图。108例：设嫌计三人问表决电莲路（A要、B、溜C）。波每人一弦个按键交，如果曾同意则厉按下，宪不同意移则不按焰。结果替用指示喊灯表示奖，多数黑同意时洪指示灯播亮，否戒则不亮惩。1、首先指明责逻辑符号继取“0”个、“1”备的含义。三个驰按键A味、B、怜C按下纵时为“危1”，似不按时荷为“0歪”。输软出是F杠，多数立赞成时书是“1批”，否径则是“钱0”。2、根据题环意列出概逻辑状滥态表。109逻辑状态表3、画源出卡诺酸图：110用卡诺针图化简ABC0001111001ABACBC1114、根据逻灰辑表达速式画出子逻辑图芽。&1&&ABBCF112&&&&ABCF若用与非赌门实现113§2.8愉几种常衰用的组合购逻辑组件常用的组版合部件的尿种类很多狡，如加法凑器、译码悠器、编码绑器、数据焰选择器、必比较器、扑奇偶发生反器及校验欲器等。它答们应用很曲广泛，都郑由中规模吹集成产品洋。一、加法燥器（它是灰计算机系影统的基本鸦部件之一板）11011001+举例：户A=1块101拌,B渡=10严01,盘计算笑A+B011010011114加法运萍算的基运本规则：（1）逢枝二进一。（2）最引低位是两浇个数最低远位的叠加陡，不需考索虑进位。（3）铜其余各贝位都是昂三个数拿相加，杀包括加个数、被额加数和巧低位来秒的进位堡。（4）吐任何位朗相加都督产生两低个结果挨：本位吹和、向便高位的倒进位。115（1）半绸加器：半加运吨算不考驻虑从低抄位来的等进位A---羊加数；B那---被步加数；S泳---本榜位和；C--掌-进位。真值表116真值表117=1&ABSC逻辑图半加器ABCS逻辑符号118（2）全趋加器：多位数择相加时桶，半加葵器可用估于最低箭为求和在，并给魔出进位爱数。第烫二位的贸相加还抗要考虑基前面低剩位的进愚位数…弓…。an---加悔数；bn---箱被加数步；cn-1---太低位的扣进位；喊sn---本样位和；cn---浅进位。逻辑状叠态表见冒下页1191nnnnnnc)baba(c)baba(snnN-1nn-+++=1201nnnnnnc)baba(c)baba(snnN-1nn-+++=半加和：所以：121全加器沫的和是也半加器米S与前羞级进位支Cn-塔1的异威或逻辑禾，因此炮可用两千个半加烫器组成少一个全非加器。用半加雪器1先有得出半楚加和S赌，再将耳S与低絮位进位营Cn-盆1输入哲半加器厅2，半霉加器2在的本位匹和输出踩即为全愚加和S毅n。另外把遮两个半冷加器的波进位输庸出用一摆个或门肠进行或每运算，俭即得到表全加进逮位信号额Cn。122半加器半加器1anbncnsncnanbncn-1sncn全加器逻辑图逻辑符号123全加器SN74牢LS18唱3的管脚图114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND124应用举址例：用侵一片S译N74窝LS1每83构密成两位挑串行进虚位全加创器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行进位125其它组件挪：SN7构4H8音3--富-四位肤串行进姿位全加当器。SN7算428似3--腐-四位孩超前进荐位全加坛器。126二、编可码器所谓编码就是赋破予选定宰的一系息列二进蜘制代码瓦以固定妖的含义镰。n个二进笼制代码联（n位花二进制题数）有挂2n种不同的逢组合，可雪以表示2n个信号。（1）二俘进制编码倘器将一系岂列信号竭状态编抬制成二家进制代意码。127例：用与仙非门组成三位二进绣制编码器---八线-三众线编码器设八个竟输入端筑为I1I8，八种百状态，饱与之对赞应的输框出设为京F1、F2、F3，共三寻位二进愿制数。设计编宋码器的旗过程与洗设计一销般的组右合逻辑暗电路相倒同，首创先要列任出状态岔表，然收后写出炼逻辑表众达式并福进行化猎简，最哨后画出优逻辑图。128真值表129I1I2I3I4I5I6I7I8&&&F3F2F18-3译码器志逻辑图130（2）察二--讽-十进讯制编码劲器将十个状静态（对应龙于十进制广的十个代掏码）编制另成BCD佳码（二-秤十进制码怎）。输入味是0~9景十个数字锅，输出的怒是对应的河二进制代蚀码。十个输察入需要几位输出？四位输入：I0I9输出：滨F4F1这种编码矩器通常称职为10/俗4线编码所器。列出状林态表如寇下：131输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001状态表132逻辑图略133（3）优先振编码器若多个海输入端诱同时有醒信号的涌情况如猛何处理绑呢？（狱比如：侨计算机必系统的喊中断请奖求）要求主机产能自动识轰别这些请躺求信号的龙优先级别倡，按次序乔进行编码书。即优先范编码器。例如：10/4线优先编甜码器的编豪码过程：输入信号聋（I1-铺I9)的优先次逐序为：I9-I鹊1。134三、译倍码器译码是挽编码的匠逆过程弃，即将污某二进查制翻译娇成电路和的某种对状态。（1）二售进制译码耽器将n种粪输入的失组合译穷成2n种电路描状态。茧也叫n束---叛2n线译码器俗。译码器的饥输入：一组二进累制代码译码器壳的输出沾：一组高趋低电平懒信号135例如：3/8译码器菠译码过灰程：钢输入为论一组三亿位二进制，侦译成对应稳的八个输迁出信号。a.列出住译码器的乌状态表设ABC每个输出胀代表一种喜组合。b.由朴状态表暖写出逻道辑式c.由逻库辑式画出出逻辑图136&&&&A1A02-4线悬译码器7弊4LS1帜39的内凉部线路输入控制端输出13774L挨S13运9的功茎能表“—”表泰示低电平登有效。13874L鬼S13皂9管脚图一片13终9种含两哪个2-4碎译码器139例：利用卵线译码器题分时将采异样数据送能入计算机柏。2-4线译码器ABCD三态门三态门