逻辑代数基础与组合逻辑电路

逻辑代数基础与组合逻辑电路第1页，共74页，2023年，2月20日，星期四

【知识要求】掌握数制与各进制之间的相互转化；了解编码的常见的几种形式；掌握基本逻辑运算与组合逻辑运算；掌握逻辑运算的化简；了解常见的逻辑门电路；能够进行组合逻辑电路的分析与设计；了解编码器、译码器的工作原理。第2页，共74页，2023年，2月20日，星期四具备数字集成块的识别能力；具有常用测量仪表的使用能力；具备线路板元件插装和焊接能力。【能力要求】第3页，共74页，2023年，2月20日，星期四11.1数制与编码11.1.1数字信号数字信号：时间上和数值上均是离散的信号。负逻辑：低电平为逻辑1，高电平为逻辑0。模拟信号：时间连续、数值也连续的信号。正逻辑：高电平为逻辑1，低电平为逻辑0。第4页，共74页，2023年，2月20日，星期四十进制：有0、1、2、3、4、5、6、7、8、9十个数码，进位规律是逢十进一。1.常用的几种进制Di—第i位上的数码，即0～9中的任一个数10—进位基数10i—第i位的权11.1.2数制第5页，共74页，2023年，2月20日，星期四二进制：只有0和1两个数码，进位规律是逢二进一。Ki—第i位上的数码，即0、1中的任一个数2—进位基数2i—第i位的权第6页，共74页，2023年，2月20日，星期四八进制：有0、1、2、3、4、5、6、7八个数码，进位规律是逢八进一。

十六进制：有0、1、2、3、4、5、6、7、8、9和A、B、C、D、E、F十六个数码。进位规律是按逢十六进一。第7页，共74页，2023年，2月20日，星期四（1）各种进制转换成十进制

按权展开，求出各加权系数的和，就得到相应进制的十进制数。2.不同数制间的转换(11010.011)2＝1×24＋1×23＋0×22＋1×21＋0×20＋0×2－1＋1×2－2＋1×2－3＝（26.375）10(4C2)16＝4×162＋12×161＋2×160＝（1218）10第8页，共74页，2023年，2月20日，星期四（2）十进制转换为二进制十进制整数转换为二进制整数采用“除基数、取余法、逆排序”法。即将整数部分逐次除2，依次记下余数，直到商为零，第一个余数为二进制的最低位，最后一个余数为最高位。

十进制小数转换为二进制小数采用“乘基数、取整法、顺排序”法。即将小数部分逐次乘2，取乘得结果的整数部分为二进制数的各位。依次类推，直至小数部分为0或达到要求精度。

第9页，共74页，2023年，2月20日，星期四如将十进制数(107.625)10转换成二进制数。（107.625）10=（1101011.101）B

10725321……1……262……0132……162……0321……12……10.625×2＝1.25……10.25×2＝0.50……00.5×2＝1.00……1

第10页，共74页，2023年，2月20日，星期四（3）二进制与八进制、十六进制间相互转换二进制数化为十六进制数

从二进制的小数点开始，分别向左、右按4位分组，最后不满4位的，用0补。将每组用对应的十六进制数代替，就是等值的十六进制数。二进制数转换为八进制数从二进制的小数点开始，分别向左、右按3位分组，最后不满3位的，用0补。再将每组的3位二进制数转换成一位八进制即可。第11页，共74页，2023年，2月20日，星期四（11100101.11101011)2＝（011100101.111010110)2＝（345.726)8

（10011111011.111011)2＝（010011111011.11101100)2＝（4FB.EC)16

第12页，共74页，2023年，2月20日，星期四11.1.3二进制代码将若干个二进制数码0和1按一定规则排列起来表示某种特定含义的代码，称为二进制代码，或称二进制编码。

BCD码：用二进制代码来表示十进制的0～9十个数。常见的有8421码、5421码、2421码、余3码、格雷码等。第13页，共74页，2023年，2月20日，星期四

十进制数有权码无权码8421码5421码2421(A)码2421(B)码余3码012345678900000001001000110100010101100111100010010000000100100011010010001001101010111100000000010010001101000101011001111110111100000001001000110100101111001101111011110011010001010110011110001001101010111100第14页，共74页，2023年，2月20日，星期四十进制数格雷码十进制数格雷码01234567000000010011001001100111011001008910111213141511011111111010101010101110011000第15页，共74页，2023年，2月20日，星期四11.2基本逻辑运算逻辑关系：是指某事物的条件（或原因）与结果之间的关系。

12.1.1基本逻辑运算1.与运算只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。

第16页，共74页，2023年，2月20日，星期四VAYBAB不闭合不闭合不亮Y闭合不亮不闭合闭合亮闭合闭合不亮不闭合ABY000000011111电路如果用二值逻辑0和1来表示，并设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，得到的表格，称为逻辑真值表。第17页，共74页，2023年，2月20日，星期四与运算规则为：输入有0，输出为0；输入全1，输出为1。ABY＆符号逻辑函数表达式

能实现与运算的电路称为与门电路。第18页，共74页，2023年，2月20日，星期四当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。2.或运算VABY不闭合不闭合不亮Y闭合亮不闭合闭合亮闭合闭合亮不闭合AB电路第19页，共74页，2023年，2月20日，星期四ABY≥1AB000001111111Y符号逻辑函数表达式能实现或运算的电路称为或门电路。或运算规则为：输入有1，输出为1；输入全0，输出为0。第20页，共74页，2023年，2月20日，星期四某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。

3.非运算VAY闭合不亮Y亮不闭合A10Y10A逻辑函数表达式符号AY1能实现非运算的电路称为非门电路。第21页，共74页，2023年，2月20日，星期四11.2.2其他逻辑运算1.与非运算2.或非运算Y10000AB0010111BAY≥111AB1111Y001000A&BY第22页，共74页，2023年，2月20日，星期四

3.与或非运算A&B≥1C&DY1第23页，共74页，2023年，2月20日，星期四3.异或运算和同或运算异或运算：当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。0AB00111101010YAB=1Y第24页，共74页，2023年，2月20日，星期四同或运算：当两个变量取值相同时，逻辑函数值为1；当两个变量取值不同时，逻辑函数值为0。0AB00101011011YAB=1Y⊙第25页，共74页，2023年，2月20日，星期四11.3逻辑代数及化简1.逻辑常量运算公式11.3.1逻辑代数的基本公式与运算或运算非运算第26页，共74页，2023年，2月20日，星期四2.逻辑变量、常量运算基本公式

0—1律互补律重叠律交换律第27页，共74页，2023年，2月20日，星期四结合律分配律反演律第28页，共74页，2023年，2月20日，星期四吸收律对合律第29页，共74页，2023年，2月20日，星期四【例11-1】证明证第30页，共74页，2023年，2月20日，星期四对于任一个含有变量A的逻辑等式，可以将等式两边的所有变量A用同一个逻辑函数替代，替代后等式仍然成立。这个规则称为代入规则。1.代入规则11.3.2逻辑代数的基本规则第31页，共74页，2023年，2月20日，星期四对任何一个逻辑函数式，如果将式中所有的“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得逻辑函数的反函数。这种变换原则称为反演规则。

2.反演规则（1）保持变换前后的运算优先顺序不变。（2）规则中的反变量换成原变量只对单个变量有效。注意第32页，共74页，2023年，2月20日，星期四对任何一个逻辑函数式,如果把式中的所有的“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，这样就得到一个新的逻辑函数式，则新函数式和函数式原是互为对偶式。这种变换原则称为对偶规则。

3.对偶规则保持变换前后的运算优先顺序不变。注意第33页，共74页，2023年，2月20日，星期四最简与或式的标准逻辑函数式中的乘积项(与项)的个数最少；每个乘积项中的变量数最少。11.3.3逻辑表达式的化简运用基本公式将两项合并为一项，同时消去一个变量。并项法第34页，共74页，2023年，2月20日，星期四吸收法运用吸收律消去多余的与项。运用吸收律消去多余因子。消去法第35页，共74页，2023年，2月20日，星期四配项法或加入零项进行配项再化简。在不能直接运用公式、定律化简时，可通过乘第36页，共74页，2023年，2月20日，星期四11.4集成逻辑门电路11.4.1TTL集成逻辑门电路1.TTL与非门电路的基本结构

ABCUo＋UCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4kΩ1.6kΩ130Ω1kΩVC2VE2输入级中间级输出级第37页，共74页，2023年，2月20日，星期四（1）输入全为高电平3.6V时。VT2、VT3导通，VB1=0.7×3=2.1V，从而使VT1的发射结因反偏而截止。此时VT1的发射结反偏，而集电结正偏，称为倒置工作状态。由于VT3饱和导通，输出电压为：VO=VCES3≈0.3V，这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+VCE2=1V。1V的电压作用于VT4的基极，使VT4和二极管D都截止。第38页，共74页，2023年，2月20日，星期四（2）输入有低电平0.3V时。VT1的基极电位被钳位到VB1=1V。VT2、VT3都截止。由于VT2截止，流过RC2的电流仅为VT4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4≈UCC=5V，使VT4和D导通，则有

VO≈UCC-VBE4-VD=5-0.7-0.7=3.6V第39页，共74页，2023年，2月20日，星期四2.主要参数关门电平UOFF和开门电平UON保证输出电压为额定高电平（2.7V）时，允许输入低电平的最大值，称为关门电压UOFF，一般UOFF≥0.8V。输出高电平UOH

输出低电平UOL

一般产品规定UOH≥2.4V，UOL≤0.4V。

保证输出电平达到额定低电平（0.3V）时，允许输入最高电平的最小值，称为开门电平UON，一般UOL≤1.8V。

第40页，共74页，2023年，2月20日，星期四噪声容限噪声容限是描述逻辑门电路抗干扰能力的参数。低电平噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平UIL上的最大正向干扰电压。用UNL表示。即UNL＝UOFF－UIL高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入低电平UIH上的最大正向干扰电压。用UNH表示。即UNH＝UIH－UON。第41页，共74页，2023年，2月20日，星期四输入短路电流当输入电压为零时，流经这个输入端的电流称为输入短路电流。输入短路电流的典型值为－1.5mA。

以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常N≥8。

扇出系数N第42页，共74页，2023年，2月20日，星期四（1）TTL集电极开路门（OC门）3.TTL门电路的其他类型ABY＋UCC（5V）RB1RC2VT1VT2VT34kΩ1.6kΩ1kΩYA&B第43页，共74页，2023年，2月20日，星期四①实现线与CDY＆AB＆＋UCCRPOC门主要有以下几方面的应用在工程实践中，常常需要将输出端并联使用实现与逻辑功能，称为线与。第44页，共74页，2023年，2月20日，星期四②实现电平转换③用做驱动器UoAB＆＋10VAB＆＋5V第45页，共74页，2023年，2月20日，星期四（2）三态输出门三态门除具有输出高、低电平两种状态外，还能输出高阻状态。YA&BENYA&BEN高电平有效的三态门低电平有效的三态门第46页，共74页，2023年，2月20日，星期四三态门的应用单向总线双向总线A&BENEN1G1A&BENEN2G2A&BENEN3G3总线DI1ENEN1EN总线DO第47页，共74页，2023年，2月20日，星期四11.3.2CMOS集成逻辑门电路

1.CMOS逻辑门电路的系列工作频率得到了进一步的提高，同时保持了CMOS超低功耗的特点。基本的CMOS——4000系列高速的CMOS——HC（HCT）系列先进的CMOS——AC（ACT）系列具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为2～6V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.5～5.5V。第48页，共74页，2023年，2月20日，星期四2.CMOS逻辑门电路的主要参数输出高电平UOH与输出低电平UOL抗干扰容限UOH的理论值为电源电压UDD，UOH（min）=0.9UDD；UOL的理论值为0V，UOL（max）=0.01UDD。所以CMOS门电路的逻辑摆幅较大，接近电源电压UDD值。CMOS非门的高、低电平噪声容限均达0.45UDD。其他CMOS门电路的噪声容限一般也大于0.3UDD。第49页，共74页，2023年，2月20日，星期四扇出系数其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路第50页，共74页，2023年，2月20日，星期四11.5组合逻辑电路分析与设计11.5.1组合逻辑电路分析组合逻辑电路逻辑函数式最简函数式真值表逻辑功能第51页，共74页，2023年，2月20日，星期四【例11-5】分析该电路的逻辑功能。写出逻辑函数式=1ABCYY1=1第52页，共74页，2023年，2月20日，星期四由表达式列出真值表分析逻辑功能在输入A、B、C三个变量中，有奇数个1时，输出Y为1，否则Y为0。因此，图11-19所示电路为三位判奇电路，又称为奇校验电路。

输入输出ABCY00001111001100110101010101101001第53页，共74页，2023年，2月20日，星期四分析设计要求列真值表由真值表写逻辑函数式化简画出逻辑图11.5.2组合逻辑电路设计

第54页，共74页，2023年，2月20日，星期四【例11-6】设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有否决权。设A、B、C三个人表决同意提案时用1表示，不同意时用0表示；Y为表决结果，提案通过用1表示，不通过用0表示，同时还应考虑A具有否决权。

第55页，共74页，2023年，2月20日，星期四输入输出ABCY00001111001100110101010100000111真值表第56页，共74页，2023年，2月20日，星期四写出逻辑函数式化简画逻辑图

&CY&AB&第57页，共74页，2023年，2月20日，星期四11.6编码器11.6.1键控8421BCD码编码器S1S2S0S3S4S5S6S7S8S9UCC1kΩ×10＆＆＆＆＆≥1第58页，共74页，2023年，2月20日，星期四真值表输入输出S9

S8

S7

S6

S5

S4

S3

S2

S1

S0ABCDGS111111111111111111101111111101111111101111111101111111101111111101111111101111111101111111101111111101111111110000000001000110010100111010010101101101011111000110011第59页，共74页，2023年，2月20日，星期四由真值表写出各输出的逻辑表达式第60页，共74页，2023年，2月20日，星期四用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，11.6.2二进制编码器第61页，共74页，2023年，2月20日，星期四逻辑表达式为真值表输入输出I0

I1

I2

I3

I4

I5

I6

I7A2

A1

A01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111第62页，共74页，2023年，2月20日，星期四电路A2&&&A0A111111111I7I6I5I4I3I2I0I1第63页，共74页，2023年，2月20日，星期四11.6.3优先编码器输入输出EI

I0

I1

I2

I3

I4

I5

I6

I7A2

A1

A0

GS

EO1××××××××0111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×011111100111111111111111100000100101010010110110001101011100111101使能输入端，低电平有效优先顺序为I7→I0编码器的工作标志，低电平有效使能输出端，高电平有效第64页，共74页，2023年，2月20日，星期四11.7译码器和数字显示11.7.1译码器译码器：将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果N=2n，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N＜2n，称为部分译码器。如二一十进制译码器（也称作4线—10线译码器）等。第65页，共74页，2023年，2月20日，星期四输出函数表达式功能表2线—4线译码器输入输出EN

A

BY0Y1

Y2

Y3

1×

×

00000101001111110111101111011110第66页，共74页，2023年，2月20日，星期四111ABEI&&&&Y3Y2Y1Y0逻辑图第67页，共74页，2023年，2月20日，星期四74138是一种典型的二进制译码器输入输出G1

G2A

G2BA2

A1

A0Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111