《物联网理论与技术》组合电路及其手工分析与设计

第4章组合电路及其手工分析与设计4.1组合逻辑电路分析4.1.1组合逻辑电路的定义(i=1，2，…，m)组合逻辑电路X1X2XnF1F2Fm输入信号输出信号图4-1组合逻辑电路框图特点由逻辑门电路组成输出与输入之间不存在反馈回路4.1.1组合逻辑电路的定义一般为与或式，但形式不惟一，通过变换可实现用不同门电路组成逻辑图。在一定程度上可以直接用于自动设计的描述，如转化为HDL描述。逻辑表达式真实地反映出变量取值与函数值之间的关系，通过对其进行状态赋值可以得到对应的真值表。真值表是判断逻辑关系的有效手段，真值表具有惟一性。在自动设计中，用真值表描述逻辑更容易转化为HDL，从而有利于逻辑的自动设计。真值表是化简逻辑函数的主要工具，为最后实现逻辑图作必要准备。卡诺图表示变量之间的逻辑关系，一个逻辑表达式可以用不同逻辑图实现。逻辑图只反映逻辑功能，不反映电路特性。逻辑图4.1.2组合逻辑电路的手工分析步骤（1）根据给定的逻辑电路，写出输出逻辑函数表达式；（2）用卡诺图或公式法化简逻辑函数表达式；（3）列出输入输出关系真值表；（4）根据真值表说明电路的逻辑功能。4.1.3组合逻辑电路分析1.单输出组合逻辑电路的分析【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。ABY1Y2Y3Y4Y图4-2单输出组合逻辑电路图解：（1）写出各输出的逻辑函数表达式：

（2）化简逻辑电路的输出函数表达式：（3）列出真值表表4-1例4-1

真值表ABY001101011001（4）该电路实现的是同或逻辑功能。2．多输出组合逻辑电路的分析【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。图4-3多输出组合逻辑电路图（来自QuartusII）解：（1）写出所有输出逻辑函数表达式，并对其进行化简。=A⊙B2．多输出组合逻辑电路的分析【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。解：（2）根据化简后的逻辑函数表达式列出真值表ABL1L2L300110101001010010100表4-2例4-2真值表（3）逻辑功能说明。该电路是一位二进制数比较器，当A＝B时，L2＝1；当A＞B时，L1＝1；当A＜B时，L3＝1。注意：在确定该电路的逻辑功能时，输出函数L1、L2、L3应综合考虑。4.2组合逻辑电路手工设计方法4.2.1组合逻辑电路的一般设计步骤（1）对实际逻辑问题进行逻辑抽象，确定输入、输出变量；分别对输入、输出变量逻辑赋值的具体含义进行定义，然后根据输出与输入之间的逻辑关系列出真值表。（2）根据真值表写出相应的逻辑函数表达式。（3）将逻辑函数表达式化简，并转换成所需要的形式。（4）根据最简逻辑函数表达式画出逻辑电路图。4.2.2组合逻辑电路的设计示例【例4-3】用“与非门”或“或非门”设计一个表决电路。设计一个A、B和C共三人的表决电路。当表决某个提案时，多数人同意，则提案通过；同时A具有否决权。若全票否决，也给出显示。ABCXY0000111100110011010101010000011110000000表4-3例4-3真值表解：（1）进行逻辑抽象，建立真值表。设A具有否决权。按按钮表示输入1，不按按钮表示输入0；以X为1时表示提案通过；Y为1时表示提案全票否决。图4-4例4-3函数X的卡诺图(2)根据真值表求出函数X和Y的最简逻辑表达式。作出函数X的卡诺图。用卡诺图化简后得到函数的最简“与或”表达式为：实现逻辑表函数的电路图。ABXCABCX（a）采用与门和或门实现(b)采用与非门实现图4-5例4-3的逻辑电路图(3)将上述表达式变换成“与非”-“与非”表达式：(4)用“与非门”画出实现上述逻辑表达式的逻辑电路图。(5)观察表4-3直接获得Y的逻辑表述4.2.2组合逻辑电路的设计示例第一种方案。可以采用多路数据选择器。

图4-6四选一数据选择器

图4-7用数据选择器的实现方案

4.2.2组合逻辑电路的设计示例第二种方案。就是采用3线-8线译码器。

A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7图4-83线-8线译码器m0=(000)m1=(001)m2=(010)m3=(011)m4=(100)m5=(101)m6=(110)m7=(111)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7ABCX图4-9用译码器和与非门实现例4-3的函数功能4.3编码器

4.3.1编码器的基本概念

图4-10编码器框图编码器M个信号n位二进制代码实现编码功能的电路称为编码器(encoder)4.3.2二进制编码器

图4-113位二进制编码器框图

用n位二进制代码对M=2n个信号进行编码的电路叫二进制编码器。

1．三位二进制编码器I0I7ABC3位二进制编码器表4-4三位二进制编码器的真值表

1．三位二进制编码器I0I1I2I3I4I5I6I7CBA1000000001000000001000000001000000001000000001000000001000000001000011110011001101010101输入输

出ICBAI0I1I2I3I4I5I6I7000011110011001101010101表4-5简化真值表图4-12三位二进制编码器的逻辑图1．三位二进制编码器图4-1374LS148的逻辑符号

2．优先编码器

输入输出EIN7N6N5N4N3N2N1N0NGSNEONA2A1A01000000000×101111111×1×0111111×1××011111×1×××01111×1××××0111×1×××××011×1××××××01×1×××××××011000000001011111111110000111111001100111101010101表4-674LS148真值表表4-7二-十进制编码器的真值表

4.3.3二－十进制编码器及其应用

输入DCBAI0I1I2I3I4I5I6I7I8I90000000011000011110000110011000101010101D＝I8＋I9C＝I4＋I5＋I6＋I7B＝I2＋I3＋I6＋I7A＝I1＋I3＋I5＋I7＋I9图4-14二－十进制编码器逻辑图表4-874LS147真值表

4.3.3二－十进制编码器及其应用

输入输出I9I8I7I6I5I4I3I2I1A3A2A1A010111111111×011111111××01111111×××0111111××××011111×××××01111××××××0111×××××××011××××××××01001111111111000011111100110011010101010图4-1574LS147的逻辑符号图4-16用二片8-3线优先编码器扩展为16-4线优先编码器

【例4-4】用二片8-3线优先编码器74LS148扩展为16-4线优先编码器，逻辑电路图如图所示。试分析其工作原理。表4-916-4优先编码器真值表

解：

图4-17译码器结构框图4.4.1译码器的概念

4.4译码器

n位二进制代码M个输出信号译码器表4-10三位二进制译码器真值表

4.4.2二进制译码器

A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001图4-18三位二进制译码器逻辑图4.4.2二进制译码器

图4-1974LS138逻辑符号图表4-114线-10线译码器74LS42的真值表

4.4.3二-十进制译码器图4-2074LS42逻辑图

十进制数A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90000001111111111000110111111112001011011111113001111101111114010011110111115010111111111116011011111101117011111111110118100011111111019100111111111104.4.4用通用集成译码器实现逻辑函数

【例4-5】试用译码器74LS138和与非门实现逻辑函数：图4-21例4-5逻辑电路图

解：图4-23七段数码管电路结构

4.4.5显示控制译码器

1.七段数码显示器dpabcdefgdpabcdefgdp(a)数码显示器(b)共阴极数码管(c)共阳极数码管图4-24十进制数的显示效果显示字符dpgfedcba段选码001100000C0H111111001F9H210100100A4H310110000B0H41001100199H51000001092H61000001082H711111000F8H81000000080H91001000090HA1000100088HB1000001183HC11000110C6HD10100001A1HE1000011086HF100011108EH表4-13共阳极数码管段选码表

表4-1474LS48真值表4.4.5显示控制译码器

2.七段显示译码器

十进制数输入BI/RBO输出LTRBIDCBAabcdefg012345678911111111111×××××××××000000001100001111000011001100010101010111111111111111110011000011011011111001011001110110110011111111000011111111111011消隐脉冲消隐灯测试×10×0××0××0××0××0×001000000000000001111111图4-2574LS48逻辑符号【例4-7】用一片74LS48和一片74LS138实现八位数码管的八位十进制数显示。

3.多数码管动态显示控制方法

ABCDS0S1S2显示数据位选信号图4-26用74LS48和74LS138实现八位十进制数动态扫描显示解：4.5.1数据选择器

4.5数据选择器与数据分配器

数据输入端选择端数据输出端图4-272n选一数据选择器示意图4.5.1数据选择器

输

入输

出A1A0GNY×0011×0101100000D0D1D2D3表4-15四选一数据选择器真值表Y四选一数据选择器D0D1D2D3A1A0图4-28

四选一数据选择器逻辑符号4.5.1数据选择器

表4-1674LS151真值表

10D0D1D2D3D4D5D6D7100000000×01010101×00110011×00001111WYGNA0A1A2输

出输

入

(a)8选1数据选择器74LS151(b)双4选1选择器74LS153(c)三2选1选择器74LS157图4-29数据选择器逻辑功能图

4.5.2用数据选择器实现逻辑函数图4-30八选一选择器连成一个两位八选一选择器图4-31八选一选择器接成十六选一选择器

4.5.2用数据选择器实现逻辑函数

【例4-8】试用八选一数据选择器74LS151实现逻辑函数：

解：图4-32例4-8的逻辑电路图4.5.3数据分配器

图4-33数据分配器示意图

数据输入端选择端数据输出端4.5.3数据分配器

图4-341路-4路数据分配器的逻辑符号

D数据分配器A1A0Y0Y1Y2Y3输

入输

出A1A0Y3Y2Y1Y000110101111D11D11D11D111表4-171路-4路数据分配器真值表4.5.3数据分配器

图4-35用74LS138构成1路-8路数据分配器电路

数据输入地址选择D数据输出Y4.6.1半加器

4.6加法器

表4-18半加器真值表A

BSC0001101100101001图4-36半加器的逻辑电路图和逻辑符号4.6.2全加器

表4-19全加器真值表

图4-37全加器的逻辑电路图和逻辑符号

AiBiCi-1SiCi0000111100110011010101010110100100010111Ci-1AiBiSiCiCiAiBi∑COSiCi-1CI4.6.3多位加法器

1．串行进位加法器

图4-38四位二进制串行进位加法器4.6.3多位加法器

2．并行进位加法器（超前进位加法器）图4-39加法器逻辑图

4.6.4加法器应用示例

【例4-9】试采用四位全加器74LS83完成8421BCD码到余3码的转换。解：

图4-408421码转换到余3码的电路8421BCD码余3码输出4.7.1一位数值比较器

4.7比较器

表4-20一位数值比较器的真值表

ABL1(A>B)L2(A<B)L3(A=B)00110101001001001001当A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝14.7.2集成数值比较器

表4-2174LS85功能真值表比

较

输

入级

联

输

入输

出A3

B3A2

B2A1

B1A0

B0A'>B'A'<B'A'=B'A>BA<BA=BA3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××A2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2××××A1>B1A1<B1A1=B1A1=B1A1=B1A1=B1A1=B1××××××A0>B0A0<B0A0=B0A0=B0A0=B0××××××××100××××××××010××××××××001101010101000101010101000000000001图4-4174LS85的逻辑图4.7.3集成数值比较器应用举例

图4-42两片四位二进制数值比较器串联扩展为8位比较器

4.7.3集成数值比较器应用举例

图4-43参数可设置宏模块16位数值比较器

4.7.3集成数值比较器应用举例

数据输出Y图4-44五片四位二进制数值比较器并联扩展成的16位比较器

4.8广义译码器概念

真值表是任何组合电路的设计必经的，且最基本的建模形式。对于任何类型的组合电路的设计就归结为一个既定功能的广义译码器的设计，而一个针对广义译码器设计建模的关键是给出对应的真值表。

广义译码器的引入有利于在认识上将各类组合逻辑电路的设计简化成一张真值表的表达，同时使传统的数字技术概念和设计方法顺利地过渡到对现代自动设计技术的理解和把握，甚至包括对以后将要介绍的时序电路的结构、功能和设计的深入理解和高效设计奠定重要的基础。4.9可编程逻辑器件的结构与原理

数据输出Y4.9.1PLD概述

图4-45基本PLD器件的原理结构图4.9.2可编程逻辑器件的发展历程20世纪70年代PROM和PLA器件20世纪70年代末PAL器件20世纪80年代初GAL器件20世纪80年代中期FPGA器件、CPLD器件

20世纪80年代末CPLD器件

20世纪90年代后至本世纪初PLD器件、SOPC4.9.3可编程逻辑器件的分类

图4-46按集成度(PLD)分类1、按集成度分类

芯片集成度较低器件芯片集成度较高器件乘积项结构器件查找表结构器件2、按结构分类

4.9.3可编程逻辑器件的分类

3、按编程工艺分类

熔丝(Fuse)型器件。反熔丝(Antifuse)型器件。EPROM型器件。EEPROM型器件。SRAM型器件。Flash型器件。4.9.4简单PLD结构

1．电路符号表示AA

AAAA

ABCDF=ABD

×

×图4-47PLD的互补缓冲器图4-48PLD的互补输入图4-49PLD中与阵列表示4.9.4简单PLD结构

1．电路符号表示图4-50PLD中或阵列的表示图4-51PLD中连接的表示未连接ABCDF=A+C×××固定连接可编程连接2．PROM

图4-52PROM表达的PLD阵列图

2．PROM

图4-53函数F的逻辑结构图和PLD结构图【例4-10】图4-53（a）给出了函数F的逻辑图，假设与阵列和或阵列都是可编程的，试画出相应的PLD结构图。解：ABF××××××ABF(a)逻辑结构图(b)PLD结构图3．PLA图4-54PLA部分逻辑阵列示意图

4．PAL

图4-55PAL结构图4-56PAL的常用表示4.9可编程逻辑器件的结构与原理

4.9.4简单PLD结构

4．PAL

图4-57信号为PAL16V8的部分结构图

4.10组合逻辑电路的竞争与冒险

图4-58存在逻辑冒险的电路示例

图4-59电路图4-45假设的仿真波形1.代数法4.10.1险象的判断

【例4-11】某逻辑函数表达式为,试判断该逻辑电路是否可能产生险象。解：表达式中B以原变量和