数字电路课件 第八章-可编程器件-2012

第八章

可编程逻辑器件

--

PLD--ProgrammableLogicDevice8.1概述一、PLD的基本特点数字集成电路从功能上有分为通用型、专用型两大类2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的二、PLD的发展和分类PROM是最早的PLDPLA可编程逻辑阵列PAL可编程阵列逻辑FPLA现场可编程阵列逻辑GAL通用阵列逻辑EPLD可擦除的可编程逻辑器件FPGA现场可编程门阵列ISP-PLD在系统可编程的PLD三、LSI中用的逻辑图符号8.2现场可编程逻辑阵列

FPLA特点：与逻辑可编程；或逻辑可编程；输出缓冲控制;组合电路和时序电路结构的通用形式A0~An-1W0W(2n-1)D0Dm可编程与逻辑+可编程或逻辑+输出缓冲控制例：用FPLA实现下列逻辑函数*FPLA与ROM的区别：①ROM的与阵列是固定的，有2n个Wi字线）；而FPLA的与阵列较少，ROM采用全部最小项，而PLA采用简化后

的与项。②FPLA有熔丝和叠栅两种。③

FPLA有三态输出及OC门输出。因此，PLA有必要化简，以充分利用“与项”个数。8.3可编程阵列逻辑PAL

（ProgrammableArrayLogic）8.3.1PAL的基本电路结构一、基本结构形式

可编程“与”阵列+固定“或”阵列+输出电路最简单的形式为：二、编程单元出厂时，所有的交叉点均有熔丝可编程与阵列固定或阵列8.3.2PAL的输出电路结构和反馈形式一.专用输出结构用途：产生组合逻辑电路二.可编程输入/输出结构用途：组合逻辑电路，有三态控制可实现总线连接可将输出作输入用三.寄存器输出结构用途：产生时序逻辑电路四.异或输出结构时序逻辑电路还可便于对“与-或”输出求反五.运算反馈结构时序逻辑电路可产生A、B的十六种算术、逻辑运算8.3.3PAL的应用举例例2：用PAL设计一个逻辑电路，DCBA（四位）二进制数的大小及取值在范围：当0≤DCBA≤5时Y0=1当6≤DCBA≤10时Y1=1当11≤DCBA≤15时Y2=1

根据题意可得最小项表达式化简后得：采用PAL14H4(14个输入端，4个输出端，每个输出含4个与项）可画出编程图(p398图-8.3.10)与线与线或线8.4通用阵列逻辑GAL8.4.1电路结构形式可编程“与”阵列

+固定“或”阵列+可编程输出逻辑宏单元

OLMC编程单元采用E2CMOS

可改写GAL16V81．GAL16V8结构：内部含有：32*64位的可编程“与”逻辑阵列；8个OLMC；10个输入缓冲器；8个三态输出缓冲器8个反馈/输入缓冲器。GAL将“与”逻辑阵列与OLMC固定连接（

OLMC中含或阵列）

GAL16V8中的行地址映射图（并不是编程单元实际的空间布局图）每个OLMC由一个或门；一个D触发器，四个数据选择器及一些门电路组成：编程控制字：OLMC控制字8.4.2输出逻辑宏单元

OLMC数据选择器*或门有8个输入端（可构成8个“与-或”）*异或门用于控制输出函数的极性（XOR（n）=0原输出；XOR（n）=1

反输出）n代表8个OLMC之一*输出结构受四个数据选择器控制：1．OMUX（2选1）由AC0和AC1（n）组合决定OLMC工作在组合逻辑输出还是寄存器输出模式2．PTMUX（2选1）乘积项选择器，由AC0和AC1（n）状态决定来自第一项“与”是否进入“或”门AC0，AC1（n）

控制端D（选择输出）001第一与项进入或门011第一与项进入或门101第一与项进入或门110第一与项被禁止进入或门表AC0，AC1（n）与PTMUX的关系3．TSMUX（4选1）输出三态允许控制选择器：VCC，地（0），OE，第一与项。选择器输出：C=0（三态输出）；C=1（输出允许）AC0，AC1（n）与TSMUX的关系

AC0

AC1（n）

TSMUX00C=1三态打开（输出）01C=1三态（关闭）10C=1取决于OE状态11C=第一与项

取决于第一与项4．FMUX（8选1）反馈数据选择器，实际只有4个输入：地（0）,邻级输出（m）,I/O端,Q’

FMUX选中数据源

0X0地（0）0X1邻级输出（m）11X本单元I/O端10X本单元触发器

结构控制字中SYN，ACO，AC1（n）,XOR(n)组合定义：SYNACOAC1（n）OLMC(n)工作模式010寄存器模式（时序，寄存器输出）

011时序组合逻辑模式（时序电路中组合部分，带反馈）100专用组合模式（组合逻辑输出）101专用输入模式（三态门关闭，I/O作输入反馈）111反馈组合输出模式（反馈输出模式）表

OLMC(n)工作模式OLMC五种工作模式简化示意图如下：OLMC5种工作模式（图中NC表示不连接）专用输入模式专用组合输出模式反馈组合输出模式时序电路中的组合输出模式寄存器输出模式（SYN，ACO，

AC1（n））=101专用输入模式（SYN，ACO，

AC1（n））=100专用组合输出模式（SYN，ACO，

AC1（n））=111反馈组合输出模式（SYN，ACO，

AC1（n））=011时序电路中的组合输出模式（SYN，ACO，

AC1（n））=010寄存器输出模式8.5可擦除的可编程逻辑阵列EPLD一、结构特点相当于“与-或”阵列（PAL）+OLMC二、采用EPROM工艺集成度提高8.7现场可编程门阵列FPGA一、基本结构IOBCLB3.互连资源4.SRAM可编程逻辑模块CLB输入/输出模块IOB可编程连线资源1.IOB可以设置为输入/输出；输入时可设置为：同步（经触发器）异步（不经触发器）可编程的输入/输出模块IOB是芯片外部引脚数据与内部数据进行交换的接口电路，通过编程可将I/O引脚设置成输入、输出和双向等不同功能。IOB分布在芯片的四周：CLB之间的空隙部分是布线区、分布着可编程连线资源，这些资源包括金属导线、可编程开关点和可编程开关矩阵。金属导线以纵横交错的栅格状结构分布在两个层面（一层为横向线段，一层为纵向线段），有关的交叉点上连接着可编程开关或可编程开关矩阵，通过对可编程开关和可编程开关矩阵的编程实现CLB与CLB之间、CLB与IOB之间、以及全局信号与CLB和IOB之间的连接。

2.CLB本身包含了组合电路和触发器，可构成小的时序电路将许多CLB组合起来，可形成大系统可编程逻辑模块CLB是实现各种逻辑功能的基本单元，其中包括组合逻辑、时序逻辑、RAM及各种运算功能。CLB以n×n

阵列形式分布在FPGA中，同一系列中不同型号的FPGA，其阵列规模不同3.Interconnect互连资源4.SRAM

分布式每一位触发器控制一个编程点二、编程数据的装载数据可先放在EPROM或PC机中通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中“装载”结束后，进入编程设定的工作状态！！每次停电后，SRAM中数据消失下次工作仍需重新装载8.9PLD的编程