基于PCI 和FPGA 的InSAR 基线测量实时采集系统（二）-技术方案

精品文档-下载后可编辑基于PCI和FPGA的InSAR基线测量实时采集系统（二）-技术方案相关资料：

基于PCI和FPGA的InSAR基线测量实时采集系统（一）

2.3FPGA逻辑控制

基于FPGA的时序逻辑控制模块是本系统的设计，能够实现对相机和激光测距仪的模式设置、相机和激光测距仪的数据同步控制、多个传感器数据的缓存与整理，对外部高速缓存的控制以及与PLX9656的通信。系统采用Altera公司的StratixⅡ系列EP2S60F1020器件，配置芯片选用EPC16.

1）传感器触发设置

本设计中，2个传感器的工作模式通过主机端进行设置，通过PCI总线将模式设置字符串传到FPGA中，通过串口控制器实现与相机和激光测距仪的通信，从而完成对相机和激光测距仪的配置。且相机和激光测距仪收到配置命令后也通过串口控制器把应答信息传到FPGA中，再通过PCI总线传到主机上。为了实现与激光测距仪的同步控制，相机选择软件外触发模式，此模式下需要在FPGA内产生一个频率为20Hz的EXSYNC触发信号送给CCD相机进行曝光读取数据，EXSYNC的低电平宽度为10μs,相机的曝光时间由主机端进行参数设置。

2）数据同步控制

把EXSYNC触发信号同时送给激光测距仪和相机，来实现2个传感器的输出同步。因为2个传感器的测量速度不同，相机的输出帧频为20帧/s,激光测距仪的输出频率为50Hz,所以数据同步的设计关键在于如何记录同时刻的单帧图像数据和激光测距仪数据，2个传感器同步采集的时序关系图如图2（a）所示，CLK100Hz是取2个频率的公倍数，可以根据FPGA的内部资源使用情况来设定，Data_lrf_sel为选择的激光数据，其中I表示该时刻的数据无效，V表示该时刻的数据有效。数据同步方案为相机数据进入FPGA后，在2个双口RAM中进行整理缓存，激光测距仪经过串口接收器把数据传入FPGA内，本设计的串口接收器带有FIFO缓存，数据经过缓存后接送入双口RAM中进行进一步缓存；按照图2（a）所示的时序关系图生成双口RAM的写使能WEN信号，WEN信号有效时把此时刻的激光数据写入双口RAM中；当读使能信号有效时，首先从双口RAM中的激光测距仪数据到FIFO中，接着读取相应帧的图像数据到FIFO中；FIFO半满后，激光测距仪数据和相机数据一起送到外部的SDRAM中进行进一步缓存，仿真时序图如图2（b）所示。由图2的仿真结果可知，本文同步设计方案能够有效地减少2个传感器之间的延时，采集2个传感器的相对同步数据。虽然不是严格意义上的同步，但已能满足柔性基线测量系统的需求。

图2CCD相机和激光测距仪同步采集设计及仿真时序图

Fig．2TimingdiagramandsimulationresultsofsynchronousacquisitionusingCCDcameraandlaserrangefinder

3）数据缓存与整理

本系统中采用的缓存方案为首先把图像数据、控制信号进行3级锁存，因为实验相机输出的图像数据为2个TAP的数据，分别把2个TAP的数据送入FPGA内部的2个双口RAM中进行缓存，左边TAP的数据按照顺序地址存储，右边TAP的数据按照逆序地址存储，从而将2个TAP的数据拼接成完整的图像。当使能信号有效时，把2个双口RAM的数据送入到FIFO中进一步缓存，当FIFO数据半满后，把FIFO的数据通过SDRAM接口控制器送入到外部的SDRAM存储器中去。

4）PCI逻辑接口

本系统通过PCI本地逻辑接口来完成FPGA与PLX9656的通信。系统加电启动后，PLX9656的内部寄存器由PCI总线的RST#信号复位；同时PLX9656输出局部复位信号LRESET,并检查EEPROM是否存在。如果采用本地端DMA方式控制，则整个握手过程如下：首先当SDRAM缓存中的数据达到设定值后，LINTI#信号有效，PLX9656向主机端发送中断请求信号；若CPU响应中断，则在中断相应程序内发出DMA读命令、要读的字节数和地址信息等。PLX9656申请本地总线，使LHOLD信号有效。FPGA驱动LHOLDA信号有效来响应PLX9656的请求，PLX9656将PCI地址空间映射到本地地址空间。接着通过设置寄存器来启动DMA传输，PLX9656有效ADS#（地址选通信号）、访问地址出现在LA地址总线上。再次FPGA有效READY#信号，同时使能SDRAM控制接口的读使能有效信号，数据开始出现在LD数据总线上。当数据的一个字节开始传输时，PLX9656驱动BLAST#信号有效，同时FPGA无效READY#信号。使SDRAM的读使能是信号无效，PLX9656驱动LHOLD无效，释放本地总线，接着FPGA也驱动LHOLDA无效，结束数据的传输。DMA传输的时序仿真图如图3所示。

图3本地总线到PCI总线的DMA传输时序仿真图

Fig．3SimulationresultsofDMAtransmissionfromlocalbustoPCIbus

2.4高速缓存设计

由于PCI接口芯片内部缓存容量太小，所以在实时采集过程中必须采用高速缓存器将数据进行缓存，然后再通过PCI总线送到主机，以提高系统的传输速度和性能。大容量高速的SDRAM容易买到且价格适中，本系统采用SDRAM进行缓存。Windows是多线程、抢先任务的操作系统，为了减少线程由于CPU占用时间结束而中断，中断间隔应大于线程的执行时间20ms,所以缓存的容量至少应为：20ms×70MB/s×2=2.8MB.本系统中采用Micron的MT48LC32M16A2芯片，该芯片为512MB存储大小，16bit位宽，133MHz的读写速度，能够满足系统数据采集和存储带宽的要求。本系统采用缓存方案为在FPGA外接2组32M*32位的SDRAM,由4片SDRAM配置而成，用于相机到PCI的数据缓冲。且SDRAM通过控制器的封装做成FIFO的接口，相机的数据写入FIFO,按照设定的图像数量给PCI发送中断，然后由PCI读取相机数据，从而克服了SDRAM结构复杂，切换控制电路难操作的缺点。

2.5实时存储设计

实时流盘一直是高速数据采集技术的瓶颈，直接制约了采集存储设备的实时存储能力。本系统中采用支持66MHz、100MHz、133MHz/64bit的PCI-X总线的主板，由8块容量为1TB的高速SATA硬盘，通过3WARE公司的RAID卡配置成RAID0方式，以获得化的磁盘访问速率，组成高速大容量的存储设备，整个数字相机数据采集存储设备的设计框图如图4所示。

本系统把实时采集模块输出的数据，利用接口芯片PLX9656,通过PCI总线把数据送进系统内存，然后在RAID卡的控制下，将内存中的数据通过PCI总线写入SATA硬盘阵列中，理论持续写盘速度可达400MB/s以上。

图4实时高速存储方案设计

Fig．4Designofreal-timeandhigh-speedstoragesolution

3实验及系统测试结果

双天线干涉SAR柔性基线测量系统的模拟实验平台由传感器测量平台、合作目标和运动平台组成，如图5（a）和图5（b）所示。本文设计实现的数据采集存储系统实物如图5（c）所示。

图5柔性基线测量系统原理样机

Fig．5Prototypeofnon-rigidbaselinemeasurementsystem

实验中，对系统分别进行了功能测试和性能测试。性能测试主要包括实时采集记录速度测试、持续写盘阵速度测试和稳定性测试。对于系统的功能测试，分别进行模拟图像和实际图像数据采集测试。模拟图像为在FPGA内产生循环有规律的数据，对应的图像为条纹图像，根据采集的数据是否正确来验证采集系统的功能；然后切换到实际数据源，采集合作目标的运动图像。模拟和实测的图像和数据文件分别如图6所示。

图6数据采集系统采集的数据文件与图像

Fig．6Dataandimageobtainedfromdataacquisitionsystem

由图6（a）和图6（b）可知，对于模拟数据源，本文系统采集图像为黑白相间的条纹，且图像数据中像素的灰度值与设定值是一致的，不存在丢数问题。由图6（c）和图6（d）可知，本文系统采集的合作目标的图像和实际物体是一致的。模拟和实测图像数据的测试结果均表明，本文系统可以正确地进行数据采集和存储，没有图像错位现象，这验证了系统功能的正确性。系统实时采集记录速度的测试方法为：由于本系统中传感器的输出频率有限，无法反映系统的采集记录速度。采用在FPGA内部生成不同频率的模拟图像，通过本系统进行实时采集和写盘，利用上位机软件对图像进行回放，查看有无丢帧和错位现象。实测结果表明，当输出频率超过50Hz时，如果只采集不存盘，图像采集正确，但是选择同时存盘时，开始出现图像错位和丢帧现象。原因主要有2个：一个是当频率大于50Hz时，数据量大于100MB/s,本系统外接的高速缓存，其读写速度理论值为133MHz,因为做成FIFO接口，是边写边读，造成传输速度减半，可能导致缓存数据没有及时读走，造成图像错位和丢失；另一个是系统在主机内存中读和写是一个线程，边读边写数据导致速率跟不上。综上所述，本系统的采集记录速度可以达到100MB/s,满足系统70MB/s的指标要求。持续写盘阵速度测试方法为采用专用的硬盘读写速度测试软件，从主机内存往磁盘阵列写入不同容量数据，对软件统计的速度作平均。实测结果表明，在不同的采集时间内，系统的实时存储速度都能达到240MB/s以上，满足系统指标120MB/s的要求。另外，系统采用8块1TB的SATA硬盘，总的记录容量为8TB,满足系统记录容量2TB的指标要求。对于系统的稳定性测试的方法为：在不同工作模式下，多次采集2个传感器数据，通过校验程序对数据包头计数器进行校验，统计数据的丢失帧数。从而计算系统的丢帧率。在系统要求的工作时间内，系统在不同模式下都没有出现丢帧情况，性能非常稳定，既使工作时间为要求的3倍，本系统的丢帧率只有0.03%,能够满足基线测量系统的要求。

综上所述，本系统的实测性能指标均高于基线测量系统的指标要求，能够实时地对基线测量系统输出数据进行高速采集和实时存储。为了进一步提高系统的性能，可以通过采用性能更高的磁盘阵列控制卡和高速磁盘阵列，如速率更高的SAS接口硬盘，增大外部高速缓存容量，把SDRAM做成乒乓模式提高传输速率，对主机端控制程序进行对线程优化等来实现提高采集记录速度。

4结论

基于FPGA+PCI数据采集存储硬件设计，采用了高性能