数字电路实验

数字电路实验第一页，共135页。实验一与非门测试实验三MSI组合逻辑电路实验五计数译码显示电路实验七数－模转换器实验九智力竞赛抢答的设计实验十多位LED显示器的动态扫描驱动电路实验二SSI组合逻辑电路实验四触发器实验六555集成定时器及应用实验八电子秒表目录2第二页，共135页。数字电路实验主讲：李金田第三页，共135页。实验一与非门测试一、实验目的

熟悉数字万用表和数字电路实验箱的使用方法。学会使用TTL、CMOS逻辑电路芯片。掌握TTL、CMOS与非门主要参数的测试方法。掌握TTL、CMOS与非门电压传输特性的测试方法。第四页，共135页。二、预习要求

1.复习示波器的使用方法。2.写出TTL、CMOS与非门主要参数（VOH、VOH、IIS、N、电压传输特性）的定义和意义。3.熟悉各测试电路，了解测试原理及测试方法。4.熟悉TTL与非门74LS00、CMOS与非门CC4011的外引线排列。5.自拟实验步骤和测试数据表格。第五页，共135页。三、实验内容与要求1、测量TTL与非门的主要参数

（1）输出高电平VOH测试（图1.1）（2）输出低电平VOL测试（图1.2）

图1.1图1.2第六页，共135页。空载

带载

(5.1K)带载

(510)VOH

VOL

TTL与非门的电源电压只能是+5VTTL与非门多余输入端处理：接+5V、并联、悬空。（3）输入短路IIS测试（图1.3）

mAIIS图1.3第七页，共135页。VmARP1KΩ100Ω+-Vo≤0.4V为合格图1.4（4）扇出系数N的测试（图1.4）N＝IOL/IIS>8为合格第八页，共135页。2.测量TTL与非门的电压传输特性在示波器上用X-Y显示方式观察曲线，并用坐标纸描绘出特性曲线，在曲线上标出VOH、VOL、VON、VOFF，计算VNH、VNL。如图1.5

所示。如图1.5第九页，共135页。测试要点：1、首先：观察Vi、VO波形（直流耦合方式）。2、示波器作为“X/Y”显示方式。3、找到电压传输特性的坐标原点。

4、画出特性曲线并标上出所有参数。如何找“X、Y”轴坐标原点？第十页，共135页。3.与非门的逻辑功能要求：（p113）(1)SW1接1kHz正方波，SW2接+5V电压时，画出L的波形。(2)SW1接1kHz正方波，SW2接地时，画出L的波形。按与非门真值表逐项验证即可。4.动态测试TTL与非门逻辑功能（p115）第十一页，共135页。5、CMOS与非门的主要参数(1)输出高电平VOH输出高电平VOH是指在规定的电源电压(例如5V)下，输出端开路时的输出高电平．通常VOH≈VDD。(2)输出低电平VOL输出低电平VOＬ是指在规定的电源电压(例如5V)下，输出端开路时的输出低电平．通常VOＬ≈０。第十二页，共135页。将其中任一输入端接地，其余输入端接高电平时测VOH；输入端全部接高电平时测VOＬ。如图1.6所示。V+-VOVSSCMOS图1.6第十三页，共135页。

CMOS与非门的电压传输特性是指与非门输出电压vo随输入电压vi而变化的曲线。这个特性曲线很接近理想的电压传输特性，是目前其它任何逻辑电路都比不上的，电压传输特性曲线如图Ｐ1145.15.7所示。

CMOS与非门的电压传输特性曲线测试方法与TTL与非门的电压传输特性曲线测试方法基本一样．只是将不用的输入端接到电源＋VDD上即可，不得悬空。测试电路如图5.15.8所示。6、CMOS与非门的电压传输特性第十四页，共135页。从特性曲线上可知，CMOS与非门输出的高电接近电源电压VDD，输出低电平接近０V。VT为CMOS与非门的转换电压，也称阈值电压，即当输入电压vi超过VT时，输出为低电平；当输入电压vi低于VT时，输出为高电平．如果的参数完全对称，阈值电压VT≈VDD/2第十五页，共135页。五、实验注意事项1、TTL与非门不用的输入端不能接低电平。2、TTL与非门的输出端不能直接接+5V或地，也不能与其它

输出端并联。3、CMOS门的电源电压为3～18V，4、CMOS与非门不用的输入端不能悬空，应按逻辑功能接高

电平VDD或低电平VSS。四、实验报告要求（P115）第十六页，共135页。六、思考题1、TTL与非门和CMOS与非门有何异同点？2、如何将与非门作为非门使用？3、TTL或非门（或门）不用的输入端应如何处理？第十七页，共135页。实验二SSI组合逻辑电路一、实验目的

加深理解用SSI(小规模集成电路）构成的组合逻辑电路的分析与设计方法二、预习要求１、按设计步骤，根据所给器件设计实验内容１、２的逻辑电路图，并设计相应的表格。２、弄懂P118图5.16.3的工作原理与设计思想。３、在附录Ｃ查出74LS00和74LS10的外引线排列图。第十八页，共135页。1.设计“大小比较电路”设计一个能判断1位二进制数A与B大小比较电路。写出设计过程，画出逻辑电路图请老师检查。将A、B分别接数据开关，L1、L2、L3接逻辑灯。测试结果记入表5.16.1中（p117）510W

ABL1（A>B）L2（A<

B）L3（A

=

B）00001010101010011001三、实验内容第十九页，共135页。三、实验内容2.设计一个数据选择器。要求见右表：地址输入数据输出ABL00001D110D211D3写出设计过程，画出逻辑电路图，请老师检查后再做实验。现有三个数据分别为：D1=+5V直流电压，D2

为1kHz正方波，D3

为500Hz正方波。A、B为数据选择器控制端，接数据开关，改变A、B电平，用示波器观察输出端波形。第二十页，共135页。3.交通信号灯监视电路理论分析

R、Y、G分别表示红黄绿三个交通灯，1为灯亮，0为灯熄。L为监视输出，正常时L=0，故障时L=1。静态测试结果记入表5.16.3

＊动态测试：R为1kHz正方波，YG=01，记录波形R、L。

三、实验内容第二十一页，共135页。四、电路组装与调试技术根据实际使用的芯片，在电路中标出引脚号。第二十二页，共135页。与非门之间的转换•转换问题第二十三页，共135页。信号寻迹法（跟踪）例：YG=000L应该为1发光管亮可用万用表测量各逻辑门的输出电压，从而判断故障的位置。0001110111

0调试（查故障）方法第二十四页，共135页。芯片管脚图(p118)

第二十五页，共135页。五、实验报告要求1.给出实验内容1、2、3的数据和波形，并加以总结。2.总结数据选择器的作用及其设计方法。

六、思考题7412（OC门）的外引脚及功能与74LS10相同，有同学用好的7412代替74LS10，发现无输出，试分析其原因。第二十六页，共135页。实验三MSI组合逻辑电路二、实验内容一、实验目的

三、时序逻辑电路的功能测试方法四、实验注意事项五、实验报告要求六、思考题第二十七页，共135页。一、实验目的掌握编码器、译码器、数据选择器等中规模数字集成电路（MSI）的性能及使用方法。用集成译码器和数据选择器设计简单的逻辑函数产生器。实验三、MSI组合逻辑电路第二十八页，共135页。二、预习要求在附录Ｃ中查出74LS148、74LS04、74LS48、及74LS283的外引线排列图和功能表。按实验内容２、３的要求，设计并画出逻辑电路图。弄懂P119图5.16.4的工作原理。实验三、MSI组合逻辑电路第二十九页，共135页。三、实验原理1．编码、译码、显示原理电路。２、数据选择器的典型应用之一－逻辑函数产生器３、３线－８线译码器用于逻辑函数产生器和数据分配器４、用加法器组成一个代码转换电路，将BCD代码的8421参政转成余３码第三十页，共135页。四、实验内容２、试用数据选择器74LS151（或译码器74LS138和与非门）设计一个监测信号灯工作状态的逻辑电路。其条件是，信号灯由红（用R表示）、黄（用Y代表）和绿（用G代表）三种颜色灯组成，正常工作时，任何时刻只能是红、绿或黄当中的一种灯亮。而当出现其它五种灯亮状态时，电路发生故障，要求逻辑电路发出故障信号。设用数据开关的１、０分别表示Ｒ、Ｙ、Ｇ灯的亮和来状态，故障信号由试验器的灯亮表示，试将设计的逻辑电路用实验验证，并列表记下实验结果。１、在图5.16.4所示原理电路中标出器件外引线管脚号，并接好线。将～分别接至数据开关，验证编码器74LS148和译码器74LS48的逻辑功能。记录实验结果。第三十一页，共135页。３、试用74LS138作数据分配器，画出其逻辑电路图，验证其逻辑功能。记录实验结果。４、在图5.16.9所示原理电路中标出器件外引线管脚号，并接好线。验证表5.16.6逻辑功能。第三十二页，共135页。五、实验报告要求1.列出实验结果，总结本次实验体会．2.举例说明编码器、译码器、数据选择器的用途。六、思考题在图5.16.4中，74LS148的输出端、、与74LS48的输入端联接时，为什么要加74LS04?第三十三页，共135页。七、注意事项TTL与非门多余输入端可接高电平，以防引入干扰。八、实验元、器件集成块74LS148、74LS04、74LS48、74LS151、74LS138、74LS10及74LS283各１片共了阴极七段显示器1块。第三十四页，共135页。实验四、集成触发器掌握时序逻辑电路的功能测试方法。学习用JK触发器构成简单时序逻辑电路的方法。学会使用CMOS逻辑电路芯片。熟悉时序电路（计数器）的波形测量方法。一、实验目的第三十五页，共135页。二、实验内容1．验证JK触发器CC4027的逻辑功能。2．将JK触发器转换成T触发器和D触发器，并验证其功能。3．将4027构成异步2分频、4分频电路，观测它们的波形。4．设计组装、观察同步时序脉冲产生器，波形如图4－1所示。记录CP、Q0、Q1、L的波形。5．设计组装观察同步三分频电路，波形如图4－2所示。第三十六页，共135页。图4－1

同步时序脉冲产生器波形

CP1Q2QTCPT1QT2Q图4－2三分频电路输出波形第三十七页，共135页。1．验证JK触发器逻辑功能

验证体会、熟悉CC4027功能表参见P125表5.17.3。或单次脉冲第三十八页，共135页。2．验证T触发器逻辑功能

验证体会、熟悉自拟T触发器功能表。第三十九页，共135页。3．验证触发器逻辑功能

验证体会、熟悉自拟触发器功能表。第四十页，共135页。三、时序逻辑电路的功能测试方法静态测试CP输入单次脉冲或正方波（f<1Hz）将CP、1Q、2Q

逻辑灯）动态测试CP输入正方波（f=1kHz）将CP、1Q、2Q

示波器要观察到不同频率的波形关系，关键是触发。第四十一页，共135页。注意事项：触发斜率选“下降沿”，并将Q2作为外触发信号，送到示波器的EXT端。示波器用“外触发”方式。第四十二页，共135页。四、实验注意事项1．电源 （VDD=＋5V、VSS=地） 核对无误，再接入！2．输出端切忌短路（线与）！3．CMOS电路多余输入端处理方法——不能悬空。

CMOS与非门、与门：接+5VCMOS或非门、或门：接地第四十三页，共135页。五、实验报告要求1.设计实验内容3，画出实验电路图，以及对应绘出所测CP、1Q、2Q的电压波形，标出幅值和周期。2.设计实验内容4，画出实验电路图，以及对应绘出所测CP、1Q、2Q、L的电压波形，标出幅值和周期。3.根据实验内容5，画出实验电路图，并对应绘出CP、1Q、2Q的波形，标出幅值和周期。第四十四页，共135页。六、思考题1.在本实验中，能用负方波代替时钟脉冲吗？为什么？2.观察同步时序逻辑控制器CP和L波形时，若CP信号送示波器CH1通道，输出L送CH2通道，“触发选择”置CH1通道，示波器上所显示的波形能稳定吗？若不能稳定，应如何选择触发电压？第四十五页，共135页。七、实验元、器件双JK触发器：CC4027

1片三3输入与非门：CC4023

1片第四十六页，共135页。芯片管脚图MC14027CD4027MC14011CD4011MC14023CD4023见389页第四十七页，共135页。八、参考电路

1Q输出是CP的二分频，2Q输出是CP的四分频。1.用JK触发器构成的二分频、四分频电路：第四十八页，共135页。

2.用JK触发器构成的时序脉冲电路：CPL=CP·Q1·Q2&&&J1Q1J2Q2K1K2时序脉冲电路“1”“1”正方波1KHZ第四十九页，共135页。

3.用JK触发器构成的三分频电路：J1Q1K1J2Q2K2CPQ1三分频电路Q2“1”“1”正方波1KHZ第五十页，共135页。实验五计数、译码、显示电路一、实验目的掌握CC40161的逻辑功能及使用方法。掌握CD4511译码显示电路的构成及使用方法。进一步熟悉计数器输出波形的测试方法。掌握计数、译码、显示电路的设计方法。第五十一页，共135页。

CC40161是一个4位二进制同步加计数器1、同步计数器CC40161的逻辑功能清零使能数据输入置数进位置数ET=CTT·CTPCO=Q3Q2Q1Q0表5.1.1CC40161功能表ETCP操作状态

0xxx清除10x预置

110保持

111计数二、实验原理第五十二页，共135页。40161的时序波形图第五十三页，共135页。2.构成任意进制计数器的方法利用同步预置清零利用异步清零优点：清零可靠输出没有毛刺第五十四页，共135页。构成多位计数器的级联方法串行进位（异步）优点：简单；缺点：速度较慢六十进制计数器第五十五页，共135页。构成多位计数器的级联方法六十进制计数器并行进位（同步）优点：速度较快；缺点：较复杂第五十六页，共135页。

CD4511BC—BCD-to-7SegmentLatch/Decoder/Driver

TopViewSegmentIdentificationDisplay灯测试灭灯锁存与74LS48管脚基本兼容A3A0A1A23.七段显示译码器CD4511BC第五十七页，共135页。TruthTable*DependsupontheBCDcodeappliedduringthe0to1transitionofLE.X=Don’tCare第五十八页，共135页。LightEmittingDiode(LED)Readout共阴七段显示器第五十九页，共135页。译码显示电路公共限流电阻第六十页，共135页。三、实验内容和要求内容1测试CC40161的逻辑功能（计数、清除、置数、使能及进位等）。CP选用手动单次脉冲或1HZ正方波。输出接发光二极管LED显示。验收——演示功能内容2按图5.18.5组装十进制计数器，并接入译码显示电路（译码器采用74LS48，译码显示电路自画）。CP选择1HZ正方波，观察电路的计数、译码、显示过程。验收——检查波形第六十一页，共135页。内容3将1HZ方波改为1kHz方波，用示波器分别观测并记录十进制计数器输出Q0、Q1、Q2、Q3以及CP的波形，比较它们的时序关系。注意观测波形的方法。验收——检查波形内容4设计并组装六十进制计数译码显示电路。验收——演示功能第六十二页，共135页。四、实验报告要求P133：五：1、2。五、思考题P133：六：1、2。计数器：CC40161

2片译码器：74LS48

2片共阴七段显示器：2片四2输入与非门：CC4011

2片六、实验元、器件第六十三页，共135页。七、实验注意事项

1．电源 （VDD=＋5V、VSS=地） 核对无误，再接入！2．输出端切忌短路、线与！3．多余输入端——不能悬空4．电路图一定要标上芯片引脚号5．芯片管脚图八、预习要求P126：二：2、3、4。第六十四页，共135页。CD40161MC14161MC14011CD4011MC14511CD4511见389页芯片管脚图第六十五页，共135页。熟悉555集成定时器的组成及工作原理。掌握用定时器构成单稳态电路、多谐振荡器电路和施密特触发电路等。进一步学习用示波器对波形进行定量分析，测量波形的周期、脉宽和幅值等。一、实验目的实验六555集成定时器及应用第六十六页，共135页。二、预习要求１、了解555集成定时器的外引线排列和功能。２、熟悉用555集成定时器和外接电阻、电容构成的单稳触发器、多谐振荡器和施密特触发器的工作原理。第六十七页，共135页。三、实验原理1、555集成定时器简介

555集成定时器是模拟功能和数字功能相结合的一种双极型中规模集成器件。由三个电阻（5KΩ）组成的分压器、两个电压比较器、基本RS触发器、放电三极管、输出缓冲器组成。

只需外接少量的阻容元件就可以构成单稳态触发器、多谐振荡器和施密特触发器。广泛用于信号的产生、变换、控制与检测。第六十八页，共135页。电阻分压器电压比较器基本RS触发器复位输入端(0)输出缓冲反相器集电极开路输出三极管TvovICvI1vI2vo’C1C2+--+(1)(2)(3)(4)(5)(6)(7)RS&5k

5k

5k

&&1RDVCC(8)G（1）电路组成第六十九页，共135页。010TvovICvI1vI2vo’C1C2+--+(1)(2)(3)(4)(5)(6)(7)RS&5k

5k

5k

&&1RDVCC(8)G

如果悬空0101010110111保持保持（2）工作原理第七十页，共135页。

555定时器功能表不变不变1导通01截止11导通00××放电管T输出(VO)复位(RD)触发输入(VI2)阈值输入(VI1)输出输

入第七十一页，共135页。

用555构成的多谐振荡器，电路如图5.22.3所示。2、555集成定时器的应用（1）多谐振荡器7627628431555+Vcc+5VVO10K100K10μFVcR1R2C0.01μF5图5.22.3多谐振荡器当电源接通后，VCC通过R1、R2向C充电。电容C上的电压按指数规律上升。当VC上升到时，输出电压Vo=0，放电管T导通，电容C通过R2放电。第七十二页，共135页。7627628431555+Vcc+5VVO10K100K10μFVcR1R2C0.01μF5图5.22.3多谐振荡器当电容C上电压VC下降到时，输出电压Vo变为高电平，C放电结束，电容C通过R2放电。VCC又通过R1、R2向C充电。这样周而复始，形成振荡。充电时间放电时间第七十三页，共135页。7627628431555+Vcc+5VVO10K100K10μFVcR1R2C0.01μF5图5.22.3多谐振荡器振荡周期振荡频率占空系数第七十四页，共135页。

用555构成的单稳态触发器如图5.22.2所示。（2）单稳态触发器+Vcc+5v6278431555vIvo5.1K0.1μFtpoTRC0.01μF5图5.22.2

单稳态触发器输出电压脉宽

单稳态触发器的原理见：“实验教材”P147。第七十五页，共135页。（3）施密特触发器

用555构成的施密特触发器，如图5.22.4所示。回差电压：+5V628431555100K100K10K30μFvOvI+vi’5.22.4

施密特触发器第七十六页，共135页。四、实验内容，1.用555集成定时器构成单稳态电路。按图5.22.2接线。当，时，合理选择输入信号vI的频率和脉宽，以保证T>tp0，使每一个正倒置脉冲起作用。加输入信号后，用示波器观察vI、vC以及vO的电压波形，比较它们的时序关系，绘出波形，并在图中标出周期、幅值、脉宽等。

第七十七页，共135页。四、实验内容2.按图5.22.3所示电路组装占空系数可调的多谐振荡器。取（电位器），，调节电位器RP（R2），在示波器上观察输出波形占空系数的变化情况。并观察占空系数为1：2、1：4、3：4时的输出波形

3.在图5.22.3中，若固定时，用示波器观察并描绘vO和vC波形的幅值、周期以及tPH和tPL，标出vC各转折点的电平。第七十八页，共135页。四、实验内容4.按图5.22.4所示电路组装施密特触发器。输入电压为ViPP=3V，f=1kHZ的正弦波。用示波器观察并描绘vI’和vO波形。注明周期和幅值，并在图中直接标出上限触发电平、下限触发电平，算出回差电压.第七十九页，共135页。六、思考题

1.整理实验数据，画出实验内容中所要求画的波形，按时间坐标对应标出波形的周期、脉宽和幅值等。实验内容2中，改变电容C的大小能够改变振荡器输出电压的周期和占空系数吗？试说明要想改变占空系数，必须改变哪些电路参数。五、实验报告要求第八十页，共135页。七、注意事项1.单稳态电路的输入信号选择要特别注意。vI的周期T必须大于vO的脉宽tPO，并且低电平的宽度哟小于vO的脉宽tPO。2.所有需绘制的波形图均要按时间坐标对应描绘，而且要正确选择示波器的AC、DC输入方式，才能正确描绘出所有波形。在图中标出周期、脉宽以及幅值等。第八十一页，共135页。八、实验元、器件集成定时器NE5552片电阻100kΩ、10kΩ各2只；51kΩ、5.1kΩ、4.7Kω各一只；33kΩ、10kΩ各3只电容100μF、47μF、30μF、10μF、0.1μF、0.02μF2200pF各一只电位器100kΩ一只

第八十二页，共135页。熟悉数－模转换器的工作原理。学会使用集成数－模转换器DAC0808。学会用DAC0808构成阶梯波电压发生器。一、实验目的实验七数－模转换器第八十三页，共135页。二、预习要求1.了解集成数-模转换器DAC0808芯片的外引线排列。2.熟悉数-模转换器的转换原理。3.参照图5.24.6，自拟阶梯波产生器的实验电路和实验步骤。第八十四页，共135页。三、实验原理1、数－模转换器原理简介2、数－模转换器的应用

见“实验教材”P156～P157。（1）、数字量－模拟量见“实验教材”

P157图5.24.2。第八十五页，共135页。第八十六页，共135页。(2)、阶梯波产生器第八十七页，共135页。四、实验内容1.实验电路见图5.24.2。按表5.24.1内容依次输入数字量，用数字万用表测出相应的输出模拟电压vO，记入表中。2.参照图5.24.6所示阶梯波产生器原理图。将二进制计数器CC40161的输出Q3、Q2、Q1、Q0由高到低，对应接到DAC0808数字输入端的高4位D7、D6、D5、D4，低4位输入端D3、D2、D1、D0接地。40161的CP选用1kHZ方波。在示波器上观察和记录DAC0808输出端的电压波形。改变计数进制，观察波形的变化情况。第八十八页，共135页。五、实验报告要求1.记录D/A转换器静态测试中的数据，并与理论值比较。2.对应描绘CP波形和阶梯波产生器的输出波形。3.描绘可编程补码计数器为十进制时的阶梯波产生器的输出波形。第八十九页，共135页。六、思考题1.给一个8位D/A转换器输入二进制数时，其输出电压为5V。问：如果输入二进制数和时，D/A转换器的输出模拟电压分别为何值？

3.如果输入信号频率由1kHZ，那么输出波形会有什么变化？2.图5.24.6中，如果将CC40161的Q3、Q2、Q1、Q0输出由高到低对应接到DAC0808的高4位时，将会在示波器上看到什么样的波形？第九十页，共135页。七、注意事项注意DAC0808的电源极性，VCC=+5V，VEE=-15V，不得接错。第九十一页，共135页。一、实验目的学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码、显示等单元电路的综合应用；学习电子秒表的调试方法。实验八

电子秒表第九十二页，共135页。二、实验原理图1-1为电子秒表的电原理图。1、基本RS触发器图1-1中单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。按动按钮开关K2（接地），则门1输出＝1；门2输出Q＝0，K2复位后Q、状态保持不变。第九十三页，共135页。图1-1

电子秒表原理图第九十四页，共135页。二、实验原理再按动按钮开关K1,则Q由0变为1，门5开启,为计数器启动作好准备。由1变0，送出负脉冲，启动单稳态触发器工作。

基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。2、单稳态触发器

图1-1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图1-2为各点波形图。第九十五页，共135页。图1-2单稳态触发器波形图第九十六页，共135页。二、实验原理单稳态触发器的输入触发负脉冲信号vi

由基本RS触发器端提供，输出负脉冲vO

通过非门加到计数器的清除端R。静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff

。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP

和CP

。

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。

第九十七页，共135页。3、时钟发生器图1-1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。

调节电位器RW，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q=1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。

二、实验原理第九十八页，共135页。图1-374LS90引脚排列图第九十九页，共135页。4、计数及译码显示

二-五-十进制加法计数器74LS90构成电子秒表的计数单元，如图1-1中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD

取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421码十进制形式，其输出端与译码显示单元的相应输入端连接，可显示0.1～0.9秒；1～9.9秒计时。二、实验原理第一百页，共135页。

74LS90是异步二-五-十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。

图1-1为74LS90引脚排列，表1-1为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：

二、实验原理第一百零一页，共135页。

(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、二、实验原理第一百零二页，共135页。

QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。

a)异步清零当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。b)置9功能当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。二、实验原理第一百零三页，共135页。表1-174LS90功能表输入输出功能清0置9时钟QDQCQBQAR0(1)、R0(2)S9(1)、S9(2)CP1CP2110××0××0000清00××011××1001置90××00××0↓1QA输出二进制计数1↓QDQCQB输出五进制计数↓QAQDQCQBQA输出8421BCD码十进制计数QD↓QAQDQCQB输出5421BCD码十进制计数11不变保持第一百零四页，共135页。三、内容及要求☆设计电子秒表电路（平时完成）弄清原理，设计完善电子秒表电路。☆电子秒表电路仿真（在电子电路CAD实验室完成）第一百零五页，共135页。一、实验目的数字电路优先编码器或Ｄ锁存器、分频器、振荡器、CP时钟脉冲发生器等单元电路的综合运用；熟悉智力竞赛抢答器的工作原理；了解简单数字系统实验、调试及故障排除方法。实验九智力竞赛抢答器的设计第一百零六页，共135页。二、设计任务及要求设计一个智力竞赛抢答器

要求：（1）同时供8名选手参加比赛，编号依次为0～7；（2）各用一个抢答按钮。给节目主持人设置一个控制开头：控制系统清零和抢答开始。抢答器具有数据锁存和显示功能

要求：一旦有选手抢答时，显示选手编号，并禁止其他选手抢答。第一百零七页，共135页。二、设计任务及要求抢答器具有定时抢答功能

要求：抢答时间为15秒，倒计时，并有倒计时显示功能。第一百零八页，共135页。1、分析要求，画出原理图

总体框图如图1-1所示。由主体电路和扩展电路组成。（1）主体电路完成基本抢答功能，即：主持人按下抢答键时，抢答开始，选手按抢答键，显示其编号，同时锁存并禁止其他选手抢答。三、设计原理与参考电路第一百零九页，共135页。（2）扩展电路完成定时抢答功能，即：选手在设定时间内（15秒）抢答时，抢答有效，定时器停止计时，显示编号和抢答时间，保持到主持人清零时为止。三、设计原理与参考电路第一百一十页，共135页。抢答按钮主持人控制开关优选编码电路控制电路锁存器设码电路显示电路秒脉冲产生电路定时电路译码电路显示电路主体电路图1-1数字抢答器总体框图扩展电路第一百一十一页，共135页。2、单元电路设计（1）抢答电路两个功能：

①能分辨出按键的先后，锁存优先抢答者的编号，显示编号；②禁止其余按键的输入。三、设计原理与参考电路第一百一十二页，共135页。优先编码器74LS148和RS锁存器74LS279可完成上述功能；八D锁存器74LS373和八线—三线编码器74LS148也可实现上述功能。以74LS148和74LS279为例说明。电路组成：如图1-2所示。三、设计原理与参考电路第一百一十三页，共135页。图1-2数字抢答器电路第一百一十四页，共135页。图1-3

74LS148的外引线排列图第一百一十五页，共135页。工作原理：参见《电子技术基础实验》P247～P248。（2）定时电路本抢答器的抢答时间只设计一档（15s）。（如需不同时间，可采用置数法，设计几档时间，如5s、10s、15s、25s、30s等）。定时电路可采用十进制同步加/减计数器三、设计原理与参考电路第一百一十六页，共135页。74LS192进行设计。具体电路自选设计。计数器的时钟脉冲由秒脉冲电路提供。

可参见《电子技术基础实验》P244（篮球竞赛30秒定时电路）。三、设计原理与参考电路第一百一十七页，共135页。（3）时序控制电路是抢答器设计的关键，要完成以下三项功能：①主持人将开关置