单周期实验报告1理解计算机5大组成部分的协调工作原理存储程序自动执行

517030910311顶层文件 lw指令从PA板的十个开关中9个电位，其中位分别表示2个4位二进制数，另外一位表示是否为重置，个二进制数分别对应顶层文件中的npt，i_r，重置位对应st。输出是3组位的数码管，依次是两个输入以及一个输出的结果的显示，对应顶层文件接口中的o_o0，tot，otot2。lw指令把地址为c和c的数据取出，这两个地址即PA板上的8个swic。sw指令把数据保存到、4和8PA上的三组2个的数码管。百分之九十的单周期CPU代码已经给出，主要实现了controlunit以及I/O代码，以及对于已给代码中一些接口的更改。controlunit中主要是填补真值表。I/O部分主要是定义lw和sw时的地址。1 puter2//inputinputresetn,wireinput[3:0]in_port0,//output[31:0]wire[31:0] wireimem_clk,dmem_clk;wire[31:0]out_port0,out_port1, [31:0] wmem;//allthese"wire"sareusedtoconnectorinterfacethecpu,dmem,imemandsoon.outputwire[6:0] half_frequencysc_cpucpu //CPU sc_instmemimem(pc,inst,clock,mem_clk,imem_clk); //instruction sc_datamemdmemort1,out_port2);//datamemory.sevensegsevensegsevensegsevensegsevensegsevenseg33moduleinputoutputregclock=always@(posedgeclock<=clock<=51module53input[3:0]54output[6:0]55reg[6:0]57sevenseg=always4'h0:=;4'h1:=;4'h2:=;4'h3:=;4'h4:=;4'h5:=;4'h6:=;4'h7:=;4'h8:=;4'h9:=;4'hA:=;4'hB:=;4'hC:=;4'hD:=;4'hE:=;4'hF:=;default:sevenseg[6:0]=;1moduleio_input_reg2addr,345in_reg0,io_input_muxalways@(posedgein_reg0<=in_reg1<=14module [31:0] [5:0]output[31:0] [31:0]always@case 6'b110000:y= 6'b110001:y=module345678input[31:0]addr,inputwrite_io_enable,io_clk,output[31:0]out_port0,out_port1,out_port2;reg[31:0]out_port0,out_port1,out_port2;always@(posedgeio_clkornegedgeclrn)9if(clrn==out_port0<=out_port1<=out_port2<=elseif(write_io_enable==6'b100000:out_port0<=6'b100001:out_port1<=6'b100010:out_port2<=输入包含了单独的rst以及clck