刚开始用PSPICE仿真的时候容易遇到的问题

刚开始用PSPICE仿真的时候容易遇到的问题刚开始用PSPICE仿真的时候容易遇到的问题刚开始用PSPICE仿真的时候容易遇到的问题真正的压力是自己给的，而不是别人；同样，你得到的成果也完全是你的，谁也拿不去。winston1：元件到哪里去找？元件当然是库里，但不是Capturer的库，而是PSpice的库。最好的办法是重新建一个PROJECT，建的时候选择那个模拟和混合仿真的，然后建一个新的SCH，这时加载元件库的时候加载的是PSPICE的库而不是Capture的库了。路径：Capture\Library\pspice。重新加载库，重新Place元件。直接从Capture中直接Copy过来，是不行的，那些元件都是没有模型的，RUN的时候会在该元件的一个角上出现一个绿色的小圆圈，点击它，会出现这样的错误提示：NoPSpiceTemplateforU3,ignoringo就是没模型。下面是官方的说法，不动手做一正步还真不好理解：调用的器件必须有PSpice模型。首先，调用OrCAD软件本身提供的模型库，这些库文件存储的路径为Capture\Library\pspice，此路径中的所有器件都有提供PSpice模型，可以直接调用。其次，若使用自己的器件，必须保证*.olb、*.lib两个文件同时存在，而且器件属性中必须包含PSpiceTemplate属性。2：激励源怎么加？一般是这样，建一个GND，从这里引出一个电流源或者电压源，然后引出一个NET，和原理图上NET响应。这样做的好处是不破坏原理图，而且看起来方便。注意：PSPICE和CAPTURE的电源是不一样的，它长得和MULTISIM的差不多，是一个实体，而不是CAPTURE中的逻辑概念。3：怎么老提示FLOATINGPIN？SCHNET中一定要有一个网络地，并且其名称一定要为“0”。如果没有，那么你连的再好，也总提示有N多引脚悬空。如果这儿没有问题了，还有这个提示的话，那么是什么地方没连好了。处理方法：放大电路图观察，把所有可能的线都动动...4：元件管脚不让悬空？元件悬空管脚的处理：一般不能悬空。一般接一个上拉或者下拉电阻，给它一个固定的电平。一般按电路的功能给它接个10K的R然后接到VCC或者GND就可以了。5：什么是瞬态分析？例如分析一个555延时电路上电以后经过多长时间才发出一个高电平，那就是应该用瞬态分析。当然，时间要预先计算好。比如1.1RC=2s，结果仿真只做到1ms，那就看不到什么现象了。6：建立一个合适的仿真PROFILE十分重要。7：直流分析的时候有个线性的东东很好用。8：输出怎么办？如果要看一点的电压，不用专门拉一个OUT出来，PSPICE里有一个V的图标，把它点一下会出来一个电压探测笔，放到哪根线上就能测哪根线的电压波形了。电流的同理。开关电源PsPice仿真技巧及收敛性问题摘要：本文主要讲述了开关电源的Pspice仿真中，速度与精度的权衡，收敛性问题的常规解决方法。收敛性问题快速解决办法目前最最快速的办法，就是用16.0以上的版本，有自动收敛功能，能解决至少95%以上的收敛性问题。但对于原理，还是要需要了解下面一些知识。在做开关电源仿真时，经常会遇到收敛性的问题。我也在其中遇到各种各样的收敛性问题，根据我的经验和前辈的传授，下面我对这个问题进行一个说明。如果在仿真时遇到收敛性问题，快速解决办法如下：设置.OPTION设置里的一些选项。_ABSTOL=0.01u(Default=1p)_VNTOL=10u(Default=1u)_GMIN=0.1n(Default=1p)_RELTOL=0.05(Default=0.001)_ITL4=500(Default=10)这些设置可以解决大多收敛性问题，当然如果电路中的错误，它是解决不了的。如果模型不够精确，上面的设置需要实时调整才能得到想要的结果。开关仿真中速度与精度的权衡开关仿真就是仿真时有很多重复的周期性的上升下降信号的仿真，比如开关电源的仿真。在这种仿真中，需要丢弃一些仿真时间点，不然仿真将会非常慢。而尽管如此，开关电源的仿真还是非常慢。这种仿真中，pspice的时间步长会在一个很大的步长范围内波动。这个波动范围主要由一些设置限定，比如RELTOL,ABSTOL,VNTOL等。因为它是线性迭代算法，为了在信号的上升沿和下降沿得到限定精度范围内的值，在沿处理时，它需要提高步长细度，否则难以得到限定的仿真精度。因为一般可信的仿真精度是不可能有太大的误差的。为解决这种问题，通常可以通过设置TRTOL=25(DEFAULT7),和TMAX，将时间步长限定在开关周期的1/10到1/100之间。这样做基本可以提高一倍的仿真速度。当然精度应该在可接受范围内。收敛性问题在进行DC和瞬态仿真时，SPICE会先给每一个节点假定一个初始值，然后通过误差范围内的数次迭代，最终得到一个误差范围内的结果，这个迭代次数也是有限定的，通过ITL来限定。如果在限定的迭代次数内没能得到误差范围内的结果，那么仿真器会产生收敛性的问题。在DC分析时会出现如“NoconvergenceinDCanalysis,”“Singularmatrix,”“GMINsteppingfailed,”“Sourcesteppingfailed.”等提示，同时，仿真也停止了。在瞬态仿真中，仿真器会实时调节时间步长以求能迭代出误差范围内的结果，但如果在设定的时间步长范围内没能得到结果，仿真器会产生“Timesteptoosmall”的提示。收敛性问题会以各种形式出现，但主要有以下三种根本原因：一、电路结构不当二、器件模型不当三、仿真器设置不当DC分析时，也有可能不正确的初始值设置、模型的不连续性（如果其中有理想开关）、不稳定的工作点、或虚的电路阻抗。瞬态仿真问题则主要是因为模型的不连续性、不当的电路结构、电源、或是寄生参数等。如果电路的阻抗太高或是太低都可能产生收敛性问题。通常，可以通过根据问题的提示逐步调地节仿真器的设置。这样做的不足之处是它可能掩盖了电路不稳定的真相。当然如果电路的模型建得足够好，是不会有收敛性问题发生的。常用方法：许多开关电源的仿真收敛性问题都可以通常设置.OPTION中的GMIN选项来进行修复。这个选项的作用是将方程矩阵保持在良好的状态下。其默认值是1p，通常将它设置到1n到10n之间就能解决大多收敛性问题。GMIN步增长方式是PSPICE和SPICE3中用来提高DC仿真收敛性问题的很好的方法。Pspice中将RELTOL设置成大于0.01也可能带来收敛性问题。设置ABSTOL大于0.1u能解决电流大于几安培时的问题，但也可能带来更多的问题。通常，在电路结构进行调整时，可能需要进行很多次不同的.OPTION的设置，但一旦电路的模型建得够好时，所有的问题都没有了。如果实在不行，可以将初始值都设置成0。最好的办法就是一行一行地看电路的网表，以修正其中的不发之处。大多收敛性问题都可能是软件的问题，但也还是有少部分时候是电路本身的问题，特别是对自己电路不十分了解的人。DC收敛性问题通常解决的办法有以下几种：一、检查电路的拓朴结构和电路连接1、确认所有器件都连对了，包括极性。2、确认语法错误，包括单位没错(如MEG和M的不同)3、确认所在节点对地都有直流通路。4、确认电源都是真实值，特别是沿处。5、确认受控源的正确性，如受表达式控制的源中，表达式中分子中不能有0二、将ITL1增加到400三、加入.NODESETs：如.NODESETV(6)=0。四、给二极管、三极管SD极并一个大电阻，用来模拟漏电流和实际的沟道阻抗。五、用脉冲源模拟直流源六、加入UIC在TRAN仿真中。TRAN收敛性问题一、检查电路的拓朴结构和电路连接二、设置TELTOL=0.01或0.005三、设置ITL4=500四、减小ABSTOL和VNTOL。五、靠近实际地建立电路模型，加入寄生参数等。六、减小升、降沿的速度。七、加入UIC八、如果仿真器支持，将收敛方法改成GEAR。基本上我就是用了上面的方法解决了我遇到的问题。当然，目前，对于建模方面，还有不少的东西需要学习与研究。目前我所建立的模型还有很多问题，要么是不够精确，甚至于都不能正确工作；要么是仿真速度很慢，当然，开关电源本身的特点也决定了速度与精确度的矛盾性，但对于我来说，还是有很多东西需要提高。关于建模器件模型的正确建立，不仅要对器件的物理和电气特性有深入的理解，还需要对常用的应用电路有相当的熟悉程度。否则，建模，就是一个不可能完成的任务！器件的数据手册是建模的基础，但记住一条：“尽可能用最简单的模型。”下面是一些小细节：一、越简单越好，复杂的模型会导致很慢的仿真速度。g电路。所以实际电路板的制作，还是非常重要的。三、一个部分一个部分地写电路中的模型，特别是器件模型较复杂时。四、对于可重用的模型，做成子电路。五、对模型要有好的说明文档，不然一段时间后，自己都不知道是怎么建立的，有什么功能。六、对于器件厂商提供的模型，在利用时要慎重考虑，最好是很好地验证。很多的都有很多限制甚至是不对的。七、半导体器件的模型中，一定要有结电容和传输时间参数。八、用,model来表示一个大的器件时，如果测试结果不够精确，可以改用子电路来表示。九、对于形为级的开关电源器件模型，很多模型都是没有进行过完全测试的。能在一个工作点工作，但不一定能在所有点都能正确工作。CAPTURE到ALLEGRO的信号属性分配与差分对的建立现在的设计经常运行在ns级甚至更快的边缘速率。在如此快的速度下，在设计周期中尽早解决时序问题就变得尤其重要。处理好这个问题，就会使产品尽早上世。解决高速问题需要在原理图设计阶段早确认，早分析，早规范。现在CAPTURE处理高速电气约束并使它们通过一个完整的FRONT-TO-BACK流程，可以使新的GUI界面在属性编辑器PROPERTYEDITOR中分配信号流属性，如PROPAGATION_DELAYRELATIVE_PROPAGATION_DELAYRASTNEST_SCHEDULE等等。同样是出于尽早解决高速问题的目的，CAPTURE提供了在原理图绘制后建立差分对的功能。差分对属性表示一对FLAT网络将以一样的方式布线，信号关于同样的参考值以相反的方向流动。这使其抗干扰性得到增强，电路中的任何电磁噪声都将被移除。ALLEGROSPB15.5简介CADENCE公司的ALLEGROSPB15.5软件对PCB板级的电路系统设计流程包括原理图输入，数字、模拟及混合电路仿真，FPGA可编程逻辑器件设计，自动布局布线，印刷电路板图及生产制造数据输出，以及针对高速PCB板电路的信号完整性分析等，从前到后提供了完整的输入、分析、版图编辑和制造的全线EDA辅助设计工具。一般设计流程如下：设置CAPTURE工作参数制作元器件创建原理图设计PCB设计预处理设置ALLEGRO工作环境建立焊盘与元件封装符号加载网络表建立板框，限制区域和板的叠层定义设计规则元件布局建立VCC和GND平面交互式布线用SPECCTRA进行自动布线最优化布线完成布线产生坐标，报表产生生产输出今天PSPICE的学到的东西和遇到的问题希望这东西本就是可有可无的；因为，它所起的作用完全取决于你对待它的态度。Winston1：二极管的输出特性2：三极管的输出特性曲线及放大倍数的测量3：如何利用SecondarySweep根据不同的参数一次扫描出几条曲线4：555延时电路怎么还是仿真得不对..5：7管脚的作用？怎么拉上拉电阻?PSPICE的基本应用流程应该还是掌握了一点了，矛盾的重点马上转移到电路的设计上来了。总是有的..总是有的..要没有阻力我们的生活还有劲么？....今天最后的心得：电脑不是人，它没有人的思维；电路设计还是要靠自己的大脑；记住，电脑只能仿真..所以，需要功能仿真的电路在仿真之前，其基本工作状态和大概的流程应该是确定的。如果一个芯片你还不太熟悉它的用法，即使把它在电路搭出来那也是很危险的。最最后的心得：一个电子设计者应该对他设计的电路中的每一个元件每一个管脚每一根引线的作用工作状态都要了如指掌，就像一个男人了解他喜欢的姑娘一样。MMY，是不是因为没有认真谈过一场恋爱才导致我现在这种状态么？累了，先休息一下，明天接着来PSPICE中脉冲激励源的产生年少的时候容易一时冲动要去做某件事，然而不管你做了还是没有，你都将为之后悔比如结婚。winston利用PSPICE进行仿真时，如果需要脉冲激励源，比如方波，利用VPULSE是一种简便可行的办法。VPULSE在SOURSE库中，它有七个参数，如下：VI：低电平，如-5VV2：高电平，如+5VTD：第一个脉冲相对于0时刻的延迟时间，一般为一个非零值，如1s，2sTR:脉冲上升时间，如果为方波，则为0sTF:脉冲下降时间，如果为方波，则为0sPW：脉冲宽度，为上升到V2后到下降前的宽度PER:脉冲周期，其值要大于TR+TF+PW，否则得到不想要的结果。另外，PER如果不等于TR+TF+PW，则多出的部分其值为0；如果等于，则为一个标准的方波。三角波，梯形波等的产生同理；电流源同理（IPULSE）。PSPICE仿真中遇到的一个小问题~日积月累，积劳成疾winston关键词：CannotlinializeProfile；PSPICE；ORCAD；CADENCE；仿真；晚上弄到两点多~给死胖子做几份高频电路的PSPICE仿真的报告~呵呵~1：王大头还在死胖子那里啊，怎么着也得做个样子，也许死胖子心情好的话会对大头好一点，让大头安安心心地考完研吧~2：一定要死胖子请客的哦~怎么着我也加班熬夜到两点多为了一个又懒又笨的胖子做我好久没做的仿真~3：吃饭挖苦倒还在其次，其实我给他做报告也是有私心的~Cadence,Orcad,pspice已经有很久没用了~何况又是高理非线性电路~基本上都忘光了~自己想练练手~4：这回的板子一定要CADENCE画出来的~熟悉下CAPTURECIS~嗯~不错，一举多得~好~重新装上CADENCE，这次装得奇快~只用了二十分钟~LL~难道电脑变快了？好~打开CAPTURECIS，选中A/DPROJECT，画好高频小信号放大器~一切就绪，开始仿真~点"Pspice”“NewSimulationProfile”，问题