数字集成电路课件

数字集成电路课件演示文稿现在是1页\一共有51页\编辑于星期六优选数字集成电路课件现在是2页\一共有51页\编辑于星期六7.1基本概念传输管任务：当门处于导通状态时，将一个输入信号保持不变地传递到输出节点当门关闭时，输出进入高阻态并保持其先前的值端口：一个输入，一个输出，用来控制器件是否开启的第三个端口现在是3页\一共有51页\编辑于星期六NMOS和PMOS传输管结构现在是4页\一共有51页\编辑于星期六NMOS和PMOS传输管结构（续）现在是5页\一共有51页\编辑于星期六NMOS传输门的结构现在是6页\一共有51页\编辑于星期六NMOS传输门的结构（续）现在是7页\一共有51页\编辑于星期六PMOS传输门的结构现在是8页\一共有51页\编辑于星期六时钟馈通现在是9页\一共有51页\编辑于星期六电容馈通的动态电路效应现在是10页\一共有51页\编辑于星期六动态电荷共享现在是11页\一共有51页\编辑于星期六电荷共享的例子例：计算下图中，下列情况下由于电荷共享效应导致V1和V2的最终电压值，采用0.13µm工艺参数。C1=100fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=100fF，V1=0，V2=1.2V现在是12页\一共有51页\编辑于星期六电荷丢失的途径电荷丢失的四种途径：电荷共享电荷泄漏源/漏极结的反偏泄漏电流（电流较小，取决于结面积）亚阈值电流电容性耦合引起的噪声注入α粒子撞击现在是13页\一共有51页\编辑于星期六7.2CMOS传输门逻辑现在是14页\一共有51页\编辑于星期六对低电平和高电平信号的传输现在是15页\一共有51页\编辑于星期六使用CMOS传输门的多路器现在是16页\一共有51页\编辑于星期六用CMOS传输门实现异或门和同或门现在是17页\一共有51页\编辑于星期六两级和单级的多路器现在是18页\一共有51页\编辑于星期六多路器形式逻辑的错误情况现在是19页\一共有51页\编辑于星期六多路器形式逻辑的错误情况（续）现在是20页\一共有51页\编辑于星期六使用CMOS传输门实现或功能和与功能现在是21页\一共有51页\编辑于星期六用传输门实现功能现在是22页\一共有51页\编辑于星期六用传输门实现功能（续）现在是23页\一共有51页\编辑于星期六传输门和标准门的组合现在是24页\一共有51页\编辑于星期六CMOS传输门的RC模型现在是25页\一共有51页\编辑于星期六上升和下降情况下NMOS和PMOS的导通电阻现在是26页\一共有51页\编辑于星期六传输门的导通电阻传输VDD时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输0V时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输门的导通电阻：现在是27页\一共有51页\编辑于星期六关断和导通状态下的传输门电容现在是28页\一共有51页\编辑于星期六有驱动和负载的传输门现在是29页\一共有51页\编辑于星期六传输门构成的多路器1的路径延迟现在是30页\一共有51页\编辑于星期六传输门构成的多路器2的路径延迟现在是31页\一共有51页\编辑于星期六传输门的逻辑强度计算现在是32页\一共有51页\编辑于星期六3X传输门的逻辑强度计算现在是33页\一共有51页\编辑于星期六驱动CMOSTG的与非门的逻辑强度现在是34页\一共有51页\编辑于星期六7.3动态D锁存器和D触发器简单D锁存器的演进现在是35页\一共有51页\编辑于星期六使用传输门实现的CMOSD锁存器现在是36页\一共有51页\编辑于星期六实现D锁存器的CMOS典型电路现在是37页\一共有51页\编辑于星期六正沿触发的D型触发器现在是38页\一共有51页\编辑于星期六7.4多米诺逻辑从静态门到动态门的演化现在是39页\一共有51页\编辑于星期六动态门的实现例：用动态逻辑实现一个3输入或非门，并解释它是如何工作的。调整晶体管尺寸使其与传统的CMOS反相器具有相同的延迟（PMOS8λ:2λ，NMOS4λ:2λ）。现在是40页\一共有51页\编辑于星期六动态门的一般结构现在是41页\一共有51页\编辑于星期六动态门之间的连接现在是42页\一共有51页\编辑于星期六动态门之间的连接现在是43页\一共有51页\编辑于星期六多米诺门的级联现在是44页\一共有51页\编辑于星期六用多米诺逻辑实现加法器功能例：在多米诺逻辑中实现功能。假设可以作为门的稳定输入。现在是45页\一共有51页\编辑于星期六静态门和动态门逻辑强度的比较现在是46页\一共有51页\编辑于星期六多米诺逻辑的局限性多米诺逻辑的主要问题：由于电容上电荷的丢失而可能使逻辑发生混乱

现在是47页\一共有51页\编辑于星期六多米诺逻辑中电荷共享的例子现在是