《集成电路原理与设计》课件4.10动态逻辑电路_第1页
《集成电路原理与设计》课件4.10动态逻辑电路_第2页
《集成电路原理与设计》课件4.10动态逻辑电路_第3页
《集成电路原理与设计》课件4.10动态逻辑电路_第4页
《集成电路原理与设计》课件4.10动态逻辑电路_第5页
已阅读5页，还剩12页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1第四章基本单元电路4.10动态逻辑电路--Domino2多米诺（Domino）CMOS电路由一级动态逻辑门和一级静态反相器构成实现不带非逻辑解决级连问题3DominoLogicIn1In2PDNIn3MeMpФФOut1In4PDNIn5MeMpФФOut2Mkp111000014WhyDomino?ФФIniPDNInjIniInjPDNIniPDNInjIniPDNInjLikefallingdominos!5级连电路中，各级信号会通过一级级的连锁反应传递电平，好象多米诺骨牌。6多米诺CMOS电路V1～V4预充到VDD，与A～E状态无关；在A～E＝1的情况下，对V1～V4逐次放电；7DesigningwithDominoLogicMpMeVDDPDNФIn1In2In3Out1ФMpMeVDDPDNФIn4ФOut2MrVDDInputs=0duringprechargeCanbeeliminated!8Domino逻辑特点通过输出反相器解决动态电路级联问题同互补CMOS相反，Domino只能实现不带非的逻辑高速度输入和输出电容小输出反相器中增加PMOS的宽度可以进一步提高速度也有电荷分享、电荷泄漏等问题9接同类下级电路要添加反相器需要考虑逻辑合理Domino逻辑的级联10np-CMOSIn1In2PDNIn3MeMpФФOut1In4PUNIn5MeMpФ

ФOut2(toPDN)1110000111带来以下问题：

使动态电路后面的CMOS反相器的噪声容限下降使存储的高电平下降，电路动态保持时间减小电荷分享和电荷泄漏引起结点电平变化在A＝B＝1，C＝0的情况下，12解决方法：加反馈管电荷泄漏问题Ф13解决方法：加预充电管电荷分享问题14多输出多米诺电路（MODL）注意：每个输出节点都有预充电的PMOS管F=f1·f2F1=f115Ci=Gi+PiCi-1适宜实现有嵌套的函数多输出多米诺电路实现4位进位链16Differential(DualRail)DominoABMeMpФФOut=AB!A!BMkpФOut=ABMkpMpSolvestheproblemofnon-invertinglogic10

人人文库> 全部分类> 行业资料 > 金融保险

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论