基本逻辑运算及集成逻辑门多图

基本逻辑运算及集成逻辑门多图一、基本逻辑运算设：开关闭合=“1”

开关不闭合=“0”

灯亮，L=1

灯不亮，L=0

2.1基本逻辑运算

与逻辑——只有当决定一件事情的条件全部具备之后，这件事情才会发生。1．与运算与逻辑表达式：AB灯L不闭合不闭合闭合闭合不闭合闭合不闭合闭合不亮不亮不亮亮0101BLA0011输入0001输出

与逻辑真值表2．或运算或逻辑表达式：

L＝A+B

或逻辑——当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就发生。AB灯L不闭合不闭合闭合闭合不闭合闭合不闭合闭合不亮亮亮亮0101BLA0011输入0111输出

或逻辑真值表3．非运算

非逻辑——某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。A灯L闭合不闭合不亮亮LA0110非逻辑真值表非逻辑表达式：

2.2、常用复合逻辑2．或非

——由或运算和非运算组合而成。

1．与非

——由与运算和非运算组合而成。0101BLA0011输入1110输出

“与非”真值表0101BLA0011输入1000输出

“或非”真值表3．“异或”和“同或”

异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。0101BLA0011输入0110输出

“异或”真值表异或的逻辑表达式为：(1)两变量的“异或逻辑”和“同或逻辑”互为反函数。BAL=A=+B两变量的“异或逻辑”和“同或逻辑”互为反函数。由图2-11(a)得：由图2-11(b)得：由图2-12(a)得：由图2-12(b)得：⊙⊙(2)偶数个变量的“同或”，等于这偶数个变量的“异或”之非。如：A⊙B=A⊙B⊙C⊙D=

奇数个变量的“同或”，等于这奇数个变量的“异或”。如：A⊙B⊙C=

将0,1值代入多变量的异或式中可得出如下结论。

(1)奇数个“1”相异或结果为1；偶数个1相异或结果为0。2.2.5逻辑运算的优先级别逻辑运算的优先级别决定了逻辑运算的先后顺序。在求解逻辑函数时，应首先进行级别高的逻辑运算。各种逻辑运算的优先级别，由高到低的排序如下：长非号是指非号下有多个变量的非号。逻辑运算的完备性（略）2.2.7正负逻辑在数字系统中，逻辑值是用逻辑电平表示的。若用逻辑高电平UH表示逻辑“真”，用逻辑低电平UL表示逻辑“假”，则称为正逻辑；反之，则称为负逻辑。表2-5电位关系与正、负逻辑

同样的方法可得到正与等于负或，正异或等于负同或。集成门电路的分类1.按内部有源器件的不同分为：双极型晶体管集成门电路：LSTTL、ECL、I2L单极型MOS集成门电路：CMOS、NMOS、PMOS、LDMOS、VDMOS……晶体管和MOS管集成门电路：BiCMOS2.按集成度分为：SSI（小规模IC）、MSI（中规模IC）、LSI（大规模IC）、VLSI（超大规模IC）。2.3集成逻辑门2.3.1TTL与非门的基本结构及工作原理1.电路基本结构2．功能分析（1）输入全为高电平3.6V时。

T2、T3饱和导通，实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。由于T2饱和导通，VC2=1V。T4和二极管D都截止。由于T3饱和导通，输出电压为：

VO=VCES3≈0.3V该发射结导通，VB1=1V。T2、T3都截止。（2）输入有低电平0.3V

时。

实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。忽略流过RC2的电流，VB4≈VCC=5V

。由于T4和D导通，所以：

VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）综合上述两种情况，该电路满足与非的逻辑功能，即：3主要参数（1)TTL与非门提高工作速度的原理a.采用多发射极三极管加快了存储电荷的消散过程。b.采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。（2)TTL与非门传输延迟时间tpd导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd：

（3）抗干扰能力1．电压传输特性曲线：Vo=f（Vi）ABCDE（1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。VOH的标准值是3V。（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。VOL的标准值是0.3V。（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。(0.8-1V)几个重要参数（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。(1.4-1.8V)（5）阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。近似地：Vth≈VOFF≈VON

即Vi＜Vth，与非门关门，输出高电平；

Vi＞Vth，与非门开门，输出低电平。

Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。低电平噪声容限

VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高电平噪声容限

VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V（6)噪声容限—TTL门电路的输出高低电平是一个范围，即它的输入信号允许一定的容差。（7）输入低电平电流IIL与输入高电平电流IIH

1.输入低电平电流IIL——是指当门电路的输入端接低电平时，从

门电路输入端流出的电流。可以算出：产品规定IIL＜1.6mA。2.输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流。产品规定：IIH＜40uA。

（8）灌电流负载——当驱动门输出低电平时，电流从负载门

灌入驱动门。

NOL称为输出低电平时的扇出系数。产品规定IOL=16mA。

（9）拉电流负载——当驱动门输出高电平时，电流从驱动门

拉出,流至负载门的输入端。

NOH称为输出高电平时的扇出系数。产品规定:IOH=0.4mA。由此可得出：

一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。

在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。为此，专门生产了一种可以进行线与的门电路——集电极开路门。2.3.2集电极开路门（OC门）和三态门1）OC门（1）实现线与。逻辑关系为:OC门主要有以下几方面的应用：（2）实现电平转换。如图示，可使输出高电平变为10V。（3）用做驱动器。如图是用来驱动发光二极管的电路。（1）当输出高电平时

RP不能太大。RP为最大值时要保证输出电压为VOH（min）。OC门进行线与时，外接上拉电阻RP的选择：得：VCC-VOH（min）=IIHRP（max）

由：（2）当输出低电平时

所以：RP（min）＜RP＜RP（max）由：得：

RP不能太小。RP为最小值时要保证输出电压为VOL（max）。（1）三态输出门的结构及工作原理。当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。2）三态门去掉非门G，则EN=1时，为工作状态，EN=0时，为高阻态。三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线——实现信号的分时单向传送。（b）组成双向总线，实现信号的分时双向传送。（2）三态门的应用MOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层PN结2.3.3CMOS门电路的构成1.CMOS非门（反相器）分析CMOS门电路的方法：MOS管从栅极输入，漏极输出；对N沟道管，输入逻辑1导通（相当于开关闭合），输入逻辑0截止（相当于开关断开）；对P沟道管则相反，即输入逻辑0导通，输入逻辑1截止。CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。2.CMOS与非门YVABDDTP1TN2TN1P2T3.CMOS或非门YVABP1TDDTN2P2TN1T后级为与或非门，经过逻辑变换，可得：4．CMOS异或门电路由两级组成，前级为或非门，输出为当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。5．CMOS三态门当EN=0时，TP2和TN2同时导通，为正常的非门，输出1△ALEN一、TTL与CM