第七章自考-模拟、数字与电力电子技术

第七章自考--模拟、数字与电力电子技术第一页，共60页。第一节概述时序逻辑电路：任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，即还与以前的输入状态有关。具备这种逻辑功能特点的电路叫做时序逻辑电路。一、时序逻辑电路的的特点及功能描述方法2第二页，共60页。⑴

时序逻辑电路通常包含组合电路和存储电路两部分，存储电路（触发器）是必不可少的。⑵

存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。

组合逻辑电路存储电路时序逻辑电路的结构框图2.时序逻辑电路的特点：第三页，共60页。⑴方程组。Y=F[X，Q]

输出方程。Z=G[X，Q]

驱动方程（或激励方程）。Q*

=H[Z，Q]

状态方程。⑵状态表、状态图和时序图。3、时序逻辑电路的功能描述组合逻辑电路存储电路4第四页，共60页。4、时序逻辑电路的分类1.按逻辑功能划分有：计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。2.根据储存电路中触发器的动作特点不同分为：同步时序电路和异步时序电路。在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的。在异步时序电路中，触发器状态的变化不是同时发生的。5第五页，共60页。二、时序逻辑电路的分析方法4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。分析时序逻辑电路功能的一般步骤如下：1．根据给定的时序电路图写出下列各逻辑方程。1）各触发器的时钟方程（对于同步时序逻辑电路这一步可省略）。

2）时序电路的输出方程。

3）各触发器的驱动方程。2．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，得到时序逻辑电路的状态方程。3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图、时序图。第六页，共60页。第二节计数器一、

二进制计数器特点二进制数:用0和1两个数字表示,加1计数,逢2进10000+)10001+)10010第0位的1相当于十进制的1第1位的1相当于十进制的2第七页，共60页。二进制数4位二进制数:Q3Q2Q1Q0位数:3210权重:84218421码相当于十进制数:8Q3+4Q2+2Q1+1Q0

例:Q3Q2Q1Q0=1010B=81+40+21+10=10DB代表二进制数

(Binary)D代表十进制数

(Decimal)第八页，共60页。4位二进制表示的最大数为:1111B=8+4+2+1=15D=8位二进制表示的最大数为:11111111B=16位二进制表示的最大数为:

二进制数所表示数的范围:第九页，共60页。4位二进制加法计数器状态转换表CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000要求:每来一个CP,计数器加1CPQ3Q2Q1Q0

91001101010111011121100131101141110151111160000第十页，共60页。2.同步二进制加法计数器同步:每个触发器都用同一个CP触发，要翻转时同时翻转设计方法:

用低位的Q控制高位的J、K，决定其翻转还是不翻转。

JK＝00时，不翻转(保持原状)JK＝11时，翻转JKQn+100Qn01010111QnJ-K触发器真值表第十一页，共60页。分析状态转换表，找出控制规律：CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000(1)Q0的翻转：每来一个CP，Q0翻转一次(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次(3)Q2的翻转:Q1Q0=11时,再来一个

CP,Q2翻转一次(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次CPQ3Q2Q1Q0

91001101010111011121100131101141110151111160000第十二页，共60页。QQRSJKQQRSJKQQRSJKQQRSJK(1)Q0的翻转：每来一个CP，Q0翻转一次R清0脉冲CP(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次&Q1Q0Q0Q1Q2Q3JK=11J,K=Q0J,K=(Q1•Q0)(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次J,K=(Q2•Q1•Q0)&Q2Q1Q0同步二进制计数器第十三页，共60页。二进制同步加法计数器基本原理图5-10所示为由4个JK触发器组成的4位同步二进制加法计数器的逻辑图。图中各触发器的时钟脉冲输入端接同一计数脉冲CP，这是一个同步时序电路。第十四页，共60页。应用时序逻辑电路的分析方法可得到输出方程：C=Q0n

Q1n

Q2n

Q3n各触发器的驱动方程分别为：

J0=K0=1，J1=K1=Q0nJ2=K2=Q0nQ1n，J3=K3=Q0nQ1nQ2n由JK触发器的特性方程，可得状态方程如下：

第十五页，共60页。设电路初态为0000，代入状态方程可得到状态转换表。每输入16个计数脉冲，计数器工作一个循环，并在输出端C送出一个高电平的进位信号，因此也称做十六进制计数器。第十六页，共60页。4位同步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转第十七页，共60页。二进制同步减法计数器4位二进制同步减法计数器实现二进制减法计算，即每输入一个脉冲计数器状态减1。电路结构与二进制同步加法计数器相似，其状态表转换表如表5-7所示。第十八页，共60页。十进制同步加法计数器1．十进制同步加法计数器基本原理图示为由4个下降沿触发的JK触发器组成的同步十进制加法计数器的逻辑图。第十九页，共60页。1）写输出方程和驱动方程：

2）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：

第二十页，共60页。3）列状态转换表设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表如表5-9所示。第二十一页，共60页。用同样的分析的方法分别求出6种无效状态的次态，画出完整的状态转换图如图5-15所示。在实际工作中，当由于某种原因，使计数器进入无效状态时，能在时钟信号作用下，最终进入有效状态，所以，电路能够自启动。由状态转换表可见电路功能是十进制计数器。CO是进位输出信号，即每输入10个计数脉冲计数器工作一个循环，并在第10个计数脉冲的下降沿，输出CO送出一个下降沿的进位信号，因此称做十进制计数器。3、计数器的自启动问题第二十二页，共60页。根据状态转换表或者电路的状态图可以画出如图5-16所示的时序图。第二十三页，共60页。时序逻辑电路的分析方法4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。分析时序逻辑电路功能的一般步骤如下：1．根据给定的时序电路图写出下列各逻辑方程。1）各触发器的时钟方程（对于同步时序逻辑电路这一步可省略）。

2）时序电路的输出方程。

3）各触发器的驱动方程。2．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，得到时序逻辑电路的状态方程。3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图、时序图。第二十四页，共60页。用4个J-K触发器组成4位异步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲

异步二进制加法计数器第二十五页，共60页。4位异步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000异步:各触发器不同时翻转,从低位到高位依次翻转CP的上升沿Q0翻转Q0的上升沿Q1翻转Q1的上升沿Q2翻转Q2的上升沿Q3翻转QQRSJKQQRSJKQQRSJKQQRSJKRQ0Q1Q2Q3CP第二十六页，共60页。4位异步二进制加法计数器状态转换表CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000CPQ3Q2Q1Q0

91001101010111011121100131101141110151111160000每16个CP循环一周第二十七页，共60页。8421BCD码异步十进制加法计数器CP2=Q1

（当FF1的Q1由1→0时，Q2才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1）写出各逻辑方程式。

①时钟方程：

CP0=CP

（时钟脉冲源的下降沿触发。）CP1=Q0

（当FF0的Q0由1→0时，Q1才可能改变状态。)CP3=Q0

（当FF0的Q0由1→0时，Q3才可能改变状态)第二十八页，共60页。②各触发器的驱动方程：第二十九页，共60页。（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（CP由1→0时此式有效）（Q0由1→0时此式有效）（Q1由1→0时此式有效）（Q0由1→0时此式有效）第三十页，共60页。

（3）作状态转换表。设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。（CP由1→0时）（Q0由1→0时）（Q1由1→0时）（Q0由1→0时）现态次态时钟脉冲Q3n

Q2nQ1n

Q0Q3n+1

Q2n+1

Q1n+1

Q0n+1

CP3CP2CP1CP000000001001000110100010101100111100010011000010011000010000010100110111000011001↓000↓↓0↓↓000↓↓↓↓↓↓0↓↓000↓↓0↓↓000↓↓↓↓↓001第三十一页，共60页。【例】分析下图所示电路（N=4）QQJK1FF0QQJK1FF1QQJK1FF2QQJK1FF3CPQ3Q2Q1Q0二进制异步减法计数器1、二进制异步减法计数器的分析第三十二页，共60页。QQJK1FF0QQJK1FF1QQJK1FF2QQJK1FF3CPQ3Q2Q1Q0（1）状态方程CPQ0Q1Q2Q3（2）时序图第三十三页，共60页。（3）状态图0000000100100011100010011010101101000101011001111100110111101111第三十四页，共60页。

历年典型考题

2010考题选择题第27题第三十五页，共60页。

历年典型考题

2009考题选择题第30题第三十六页，共60页。

历年典型考题

2008考题选择题第30题第三十七页，共60页。

历年典型考题

2007考题选择题第30题第三十八页，共60页。方法一：卡诺图法同步计数器的设计基本步骤：1、分析设计要求，建立原始状态图；2、确定触发器的数目及类型，选择状态编码即进行状态分配；3、求状态方程，输出方程，检查能否自启动；4、求驱动方程；5、画逻辑图第三十九页，共60页。例1试用JK触发器设计一个10进制计数器。设计举例分析：十进制计数器有10个稳定状态，最少应由4个触发器组成。触发器的输出分别记为Q3Q2Q1Q0按10进制的计数规律，作状态转换表（状态转换图）如下第四十页，共60页。由状态表作卡诺图，求状态方程第四十一页，共60页。K0=1与JK触发器特性方程比较系数，求取驱动方程：J0=1第四十二页，共60页。

历年典型考题

2010考题选择题第32题第四十三页，共60页。

历年典型考题

2008考题选择题第36题第四十四页，共60页。

历年典型考题

2009考题选择题第36题第四十五页，共60页。

历年典型考题

2007考题选择题第36题第四十六页，共60页。基本方法：(每种方法又可分同步、异步两种)清零法置数法(1)异步清0（模M→模N）计数器在S0~SN-1共N个状态中工作，当计数器进入SN状态时，利用SN状态进行译码产生置0信号，使计数器返回S0状态。SN不是主循环状态，SN仅是过渡态(异步)方法一：卡诺图法同步计数器的设计第四十七页，共60页。[例1]74161、与非门组成6进制计数器CPCTTCTPCOLD74161Q3Q2Q1Q0D0CRD1D2D3CP1LD&CO异步置0法第四十八页，共60页。(2)同步清零法计数器在S0~SN-1共N个状态中工作，当计数器进入SN-1状态时，利用SN-1状态产生置0信号，等到下一个CP来到时，才完成置0动作。同步清零没有过渡状态。第四十九页，共60页。[例2]用74163、与非门组成6进制计数器74163资料：同步清零，其余与74161相同。CPCTTCTPC