第11章时序逻辑电路

11.1.1时序逻辑电路的定义

时序逻辑电路，在任一时刻电路的输出状态，不仅取决于当时的输入信号的状态，还与电路原来的输入及所引起的电路状态有关。时序逻辑电路按照其工作方式的不同，又分为同步时序逻辑电路和异步时序逻辑电路。本章着重讨论同步时序逻辑电路。第一页，共152页。第一页，共152页。11.1.2时序逻辑电路的特点

1.结构特点图11-1为同步时序逻辑电路的结构框图。从电路结构框图中可以看出时序逻辑电路的两个显著特点。图11-1时序逻辑电路结构框图第二页，共152页。第二页，共152页。（1）时序逻辑电路通常包括组合电路和存储电路两部分。时序逻辑电路中的组合电路可以非常简单，甚至不存在，但是必须有存储电路。（2）存储电路的输出必须反馈到输入端，与电路的输入信号一起决定组合电路的输出。在图11-1中，涉及到四组变量：整个电路的输入信号X、整个电路的输出信号Z、存储电路的输入信号（驱动信号）W、存储电路的输出信号（状态信号）Y。可以看出，只有输入信号X由外电路提供，这四组变量之间的逻辑关系可以用三组方程来描述：

Z=F(X,Y) （输出方程）

W=H(X,Y)（驱动方程）（状态方程）

第三页，共152页。第三页，共152页。2.功能特点由于电路中存在存储单元和反馈，时序逻辑电路在任一时刻的输出信号，与电路原来的输入及状态有关，而不仅仅取决于当时的输入信号。第四页，共152页。第四页，共152页。11.2触发器使用具有记忆功能的基本逻辑单元——触发器，它是时序逻辑电路中存储电路的基本单元。为了实现上述信息存储功能，触发器必须具有以下两个基本特点：（1）具有两个能自行保持的稳定状态，用来表示存储的二值信号“0”或“1”。（2）可以根据不同的输入信号将状态设置成“0”或“1”。常用的触发器按逻辑功能不同分为RS触发器、JK触发器、D触发器、T触发器、Tˊ触发器。不同功能的触发器在使用时操作方法不同。按电路结构不同触发器可分为：基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、边沿触发器。第五页，共152页。第五页，共152页。11.2.1基本触发器一、基本RS触发器

1．用与非门组成的基本RS触发器（1）电路结构:由两个门电路交叉连接而成。置0端置1端低电平有效第六页，共152页。第六页，共152页。当Q=1，=0时，称为触发器的1状态。当=1，Q=0时，称为触发器的0状态。Qn+1RS功能Qn功能表01011100置000011R称为置0输入端低电平有效（2）逻辑功能触发器有两个互补的输出端，第七页，共152页。第七页，共152页。Qn+1RS功能Qn功能表01置00001触发器有两个互补的输出端，（2）逻辑功能当Q=1，=0时，称为触发器的1状态。当=1，Q=0时，称为触发器的0状态。101000111置11101S称为置1输入端低电平有效第八页，共152页。第八页，共152页。Qn+1RS功能Qn功能表01置00001触发器有两个互补的输出端，（2）逻辑功能当Q=1，=0时，称为触发器的1状态。当=1，Q=0时，称为触发器的0状态。10置1110111111100001011保持第九页，共152页。第九页，共152页。Qn+1RS功能Qn功能表01置00001触发器有两个互补的输出端，（2）逻辑功能当Q=1，=0时，称为触发器的1状态。当=1，Q=0时，称为触发器的0状态。10置1110111001111011011保持00不定××01第十页，共152页。第十页，共152页。（3）波形分析

例5.1.1

在用与非门组成的基本RS触发器中，设初始状态为0，已

知输入R、S的波形图，画出两输出端的波形图。第十一页，共152页。第十一页，共152页。图11-2或非门组成的基本RS触发器（a）电路结构；（b）逻辑符号1.电路结构和工作原理第十二页，共152页。第十二页，共152页。2.逻辑功能分析（1）当Sd=0、Rd=0时，电路有两个基本状态，即Q=0,/Q=1；记作“0状态”。

Q=1,/Q=0；记作“1状态”。此时电路的输出状态保持不变。称为“保持”操作。（2）当Sd=1、Rd=0时这时，如果Sd端信号消失（即Sd=0），由于Q端高电平接到G2门的输入端，所以Q=1的状态可以维持。（3）当Sd=0、Rd=1时这时，Rd端信号消失后，Q=0的状态不变。（4）当Sd=1、Rd=1时Sd、Rd同时为高电平时，电路输出为不定状态：。这个状态无法自行保持，是一个非法状态。当Sd、Rd的高电平同时撤消时，触发器的输出状态也无法确定。电路的操作结果无法预料。此为“禁态”或不定状态第十三页，共152页。第十三页，共152页。3.功能描述方法（1）特性表触发器的输入、输出之间的逻辑关系可以列成真值表的形式。记Q

n或Q为原态，Q

n+1为次态，这样得到的真值表又叫特性表。表11-1RS触发器的特性表SdRdQnQn+1000000110100011010011011110不允许111不允许第十四页，共152页。第十四页，共152页。（2）特性方程将表11-1中不允许的输入组合Sd=1、Rd=1作为约束条件，可以将次态Qn+1写成输入信号与原态Q的函数，并标明约束条件，就得到基本RS触发器的特性方程。第十五页，共152页。第十五页，共152页。表11-2基本RS触发器的功能表SdRdQn+1功能00Q保持010清0（置0）101置111X不允许（3）功能表如果仅考虑输入信号对触发器状态的影响，触发器状态变化规律也可以列成功能表。表11-2为基本RS触发器的功能表。第十六页，共152页。第十六页，共152页。图11-3RS触发器的状态转换图（4）状态转换图时序电路又称状态机。在状态转换图中，以圆圈表示电路的各个状态，用箭头表示状态之间的转换关系。同时，在箭头旁边标明导致转换的输入信号。图11-3为基本RS触发器的状态转换图。第十七页，共152页。第十七页，共152页。图11-4RS触发器时序图4.动作特点通过前面的分析知道，只要输入信号R、或S出现高电平，基本RS触发器的状态立即根据此时的输入信号来改变自己的状态，而不会受到其他信号的限制。我们把这种动作特点称为直接控制。（5）时序图时序逻辑电路在时钟脉冲序列作用下，电路的输入状态、输出状态随时间变化的波形图叫做时序图。有时时序图比其他的方式更能说明电路的功能。图11-4为基本RS触发器的时序图。第十八页，共152页。第十八页，共152页。[例11-1]在图11-5（a）中，已知基本RS触发器输入信号Rd、Sd的电压波形，画出触发器输出Q、的波形。图11-5例11-1的电路和波形图第十九页，共152页。第十九页，共152页。[解]本例由已知的输入信号确定触发器的输出信号。可以根据每一段时间里的输入信号的状态，由触发器的功能表得到输出状态。并画出输出波形。本例中输入信号出现了Rd=1、Sd=1的情况，当时触发器的输出为未定义的非法状态Q==0，如图11-5（b）中的阴影部分。但是由于Rd、Sd并非同时消失，Rd先变成0，所以次态仍然是确定的。第二十页，共152页。第二十页，共152页。基本RS触发器主要用于预置其他触发器工作之前的初始状态及消除机械开关的抖动。但基本RS触发器不能在Rd、Sd输入同一脉冲，没有计数功能。第二十一页，共152页。第二十一页，共152页。基本触发器的特点总结：

（1）有两个互补的输出端，有两个稳定的状态。（2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。（3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。（4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。第二十二页，共152页。第二十二页，共152页。11.2.2时钟触发器

前面的讨论表明，基本RS触发器状态的变化是直接由R、S端输入信号变化引起的。在复杂的数字系统中，往往有多个触发器，要求控制这些触发器按一定的时间节拍协调动作，即让输入信号对触发器状态的影响受到时钟信号CP(ClockPulse)的控制。时钟触发器分为脉冲触发器和边沿触发器。第二十三页，共152页。第二十三页，共152页。1.脉冲触发器工作原理在基本RS触发器的基础上，加入控制门即可构成时钟脉冲触发器。脉冲触发器的种类很多，同步RS触发器是最基本的一种。如图11-7(a)所示，由G1、G2、G3、G4组成一个普通的同步RS触发器。它的状态翻转是与时钟脉冲CP出现的时刻是一致的，即“同步”的。

图11-7同步RS触发器（a）电路结构；（b）逻辑符号第二十四页，共152页。第二十四页，共152页。（1）当CP=0时，即时钟脉冲未到时，控制门G3、G4被封锁，基本RS触发器的两个输入端（即控制门G3、G4的输出）均为1，输出状态保持不变。输入信号R、S对时钟脉冲触发器电路的状态没有影响。（2）当CP=1时，时钟脉冲加到控制门G3、G4的输入端，R、S信号经过G3、G4到达基本RS触发器，输入信号对电路的控制作用同基本RS触发器。此时脉冲RS触发器的逻辑功能与基本RS触发器相同。第二十五页，共152页。第二十五页，共152页。脉冲RS触发器的特性方程和基本RS触发器的特性方程（11-2）相同，只是附加了脉冲作用的条件。如式（11-3）所示：脉冲RS触发器的特性表、状态转换图与基本RS触发器相同。第二十六页，共152页。第二十六页，共152页。2.动作特点脉冲RS触发器的输入信号仅在CP=1期间有效，CP=0时，触发器保持原来的状态。脉冲RS触发器在一定的程度上解决了基本RS触发器的“直接控制”问题，但是，在CP=1期间，R、S的变化都会引起触发器输出状态改变。CP=1时，仍然存在直接控制时存在的问题。若此时输入信号多次变化，输出也会作出相应的多次变化，这种现象称为触发器的“空翻”。由于脉冲触发器存在“空翻”，多用于数据锁存，而不能用于计数器、移位寄存器、存储器等。第二十七页，共152页。第二十七页，共152页。由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。

有效翻转

空翻4．同步触发器存在的问题——空翻第二十八页，共152页。第二十八页，共152页。[例11-2]脉冲RS触发器的输入信号波形如图11-8，设触发器的初始状态为Q=0，画出Q、/Q的波形。图11-8例11-2的输出波形第二十九页，共152页。第二十九页，共152页。[解]与例11-1类似，但应该注意本例中的触发器受脉冲信号CP控制，只有在CP信号有效期间输入才能影响触发器的输出，而在CP信号无效期间，输入信号的变化对触发器的输出状态没有影响。电路初始状态Q=0。在CP的第一个高电平期间，先是S=1、R=0，触发器被置1；接着S=R=0，触发器状态保持不变；最后S=0、R=1，触发器状态被清0。而当CP变成0后，触发器的0状态一直保持不变，不受输入信号的影响。第二个CP高电平期间，先是S=R=0，触发器输出状态保持Q为0；然后当S=1、R=0后，触发器被置1；最后又有S=R=0，触发器状态Q=1被保持。以上过程见图11-8（b）。第三十页，共152页。第三十页，共152页。11.2.3主从触发器

为了提高触发器的工作可靠性，要求在CP的每个周期内，触发器的状态是稳定的。即只能变化一次，克服“空翻”现象。为此，可以由时钟脉冲触发器构成主从结构的触发器。图11-9为主从RS触发器的原理图和逻辑符号。主从RS触发器由两个相同的时钟脉冲RS触发器组成，但它们的时钟信号相位相反。接受输入信号的称为主触发器，产生输出状态的称为从触发器。第三十一页，共152页。第三十一页，共152页。11.2.3主从触发器一、

主从RS触发器

1．电路结构由两级同步RS触发器串联组成。G1～G4组成从触发器，G5～G8组成主触发器。CP

与CP’互补，使两个触发器工作在两个不同的时区内。第三十二页，共152页。第三十二页，共152页。2．工作原理Qn+1RS功能Qn功能表0101输出状态同S状态11011010输出状态同S状态0001111101××不定0000保持0101主从触发器的触发翻转分为两个节拍：

（1）当CP＝1时，CP’＝0，”从“保持。”主”工作，接收R和S端的输入信号。（2）当CP时，即CP=0、CP’＝1。”主“保持，不再接收R、S信号；”从”工作，接收主触发器输出端的状态。

1001011010101101第三十三页，共152页。第三十三页，共152页。主从触发器的特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。（2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。主从RS触发器的符号：第三十四页，共152页。第三十四页，共152页。图11-9主从触发器（a）原理图；（b）逻辑符号；（c）国际符号（a）（b）（c）第三十五页，共152页。第三十五页，共152页。图11-9中，当CP=1时，，从触发器被封锁，保持原状态不变。这时，主触发器工作，根据输入信号R、S确定的状态。但不会影响从触发器的状态。因而在整个CP=1期间，主从触发器的状态保持不变。当CP由1变成0时，主触发器被封锁，不再受输入信号R、S的影响，但同时，由0变成1，从触发器按照主触发器已有的的状态翻转，翻转到和主触发器相同的状态。图11-9中，当CP=1时，，从触发器被封锁，保持原状态不变。这时，主触发器工作，根据输入信号R、S确定的状态。但不会影响从触发器的状态。因而在整个CP=1期间，主从触发器的状态保持不变。当CP由1变成0时，主触发器被封锁，不再受输入信号R、S的影响，但同时，由0变成1，从触发器按照主触发器已有的的状态翻转，翻转到和主触发器相同的状态。第三十六页，共152页。第三十六页，共152页。[例11-3]图11-10的主从RS触发器中，已知输入信号的波形，设触发器的初态为Q=0，画出对应的输出波形。[解]应该注意这里使用的是主从触发器，其动作特点是“CP高电平接收，下降沿开始翻转”。所以，在“接收”期间，输入信号应该保持不变，在“翻转”时刻触发器按照CP下降沿时刻的输入信号引起的来确定次态，如图11-10（b）中的前5个脉冲。

（a）（b）图11-10例11-3的电压波形第三十七页，共152页。第三十七页，共152页。在第6个CP脉冲的下降沿，输入信号RS=00，触发器似乎应该“保持”Q=0。但是，由于CP=1期间输入信号发生了变换，应该考虑整个“接收”期间的输入信号变换情况：CP=1期间，先是RS=01，主触发器被“置1”，然后RS=00，主触发器“保持”，保持主触发器的“1”状态，第6个CP脉冲的下降沿到来，从触发器按主触发器的状态翻转，变为“1”状态。从这个例子可以看出，主从触发器在使用时，要求在CP=1期间，输入信号保持不变。否则，按照CP下降沿输入信号确定的触发器次态可能与实际不同。第三十八页，共152页。第三十八页，共152页。11.2.4边沿触发器主从触发器要求在CP=1期间，输入信号保持不变。但由于干扰信号的存在，不易做到。为了提高触发器工作的可靠性，增强使用时的抗干扰能力，希望触发器的次态仅仅由CP的下降沿（或上升沿）这一时刻的输入信号状态确定，而与这一时刻之前和之后的输入信号状态无关。为此，研制了各种边沿触发器。市面提供的边沿触发器有维持阻塞触发器、利用门电路传输延迟时间的边沿触发器、使用CMOS传输门的边沿触发器等。第三十九页，共152页。第三十九页，共152页。维持阻塞触发器TTL电路中，维持阻塞结构的边沿触发器用得较多，图11-11为维持阻塞结构的RS触发器。图11-11中G1、G2、G3、G4组成一个普通的同步RS触发器。如果使得CP由低电平跳变到高电平后输入信号的变化不影响S’、R’，那么触发器的次态就仅仅由CP上升沿时刻的输入信号确定。

（a）电路结构；（b）逻辑符号（上升沿触发）第四十页，共152页。第四十页，共152页。在同步RS触发器的基础上，增加了两个控制门G5、G6，就构成维持阻塞结构的RS触发器。在图11-11中，G3、G5组成一个基本RS触发器，G4、G6组成另一个基本RS触发器。它们用来在CP=1期间保持触发器的输入信号。CP=0时，门G3、G4被封锁，G3=G4=1，与非门G1、G2组成的基本RS触发器保持原来的状态。CP上升沿到来时，这一时刻的状态分别被G3、G5，G4、G6组成的两个基本RS触发器保持。之后，即使的低电平消失，S’、R’的状态也能维持不变。所以，把①称为“置1维持线”，②称为“置0维持线”。第四十一页，共152页。第四十一页，共152页。在CP=1期间，可能会先后出现低电平，使得S’、R’先后被置成1。这时若没有③、④两根线，则有G3=G4=0，G1、G2组成的基本RS触发器的两个输入信号都为低电平，这是不允许的。增加③、④两根线后，与非门G3、G4也构成一个基本RS触发器，即使在CP=1期间，出现S’=R’=1的情况，G3、G4的状态仍然保持不变，维持逻辑状态互补。例如：当CP上升沿到来时，那么这时S’=1、R’=0、G3=0、G4=1，G1、G2组成的基本RS触发器被置1。G3输出的低电平同时将G4封锁，阻止G4输出低电平，即阻止输出端的基本RS触发器被置0。所以，③被称为“置0阻塞线”。同样的道理，④被称为“置1阻塞线”，它的作用是阻塞G3，在输出端基本RS触发器被置0后，禁止G3输出低电平。第四十二页，共152页。第四十二页，共152页。由此可知，CP=0期间，触发器的状态保持不变。在CP的上升沿到来时，触发器按这一时刻的输入信号确定次态。CP=1期间，由于维持阻塞作用产生，输入信号失去作用，不影响触发器的状态，触发器的状态仍然保持不变。图11-11的触发器的状态翻转由CP的上升沿控制，即上升沿触发。第四十三页，共152页。第四十三页，共152页。（a）（b）图11-12例11-4的电压波形[例11-4]图11-12的边沿RS触发器中，已知输入信号的波形，设触发器的初态为Q=0，画出对应的输出波形。第四十四页，共152页。第四十四页，共152页。[解]本题与例11-3相比仅仅使用的触发器电路结构不同，所以在画输出波形时，按照边沿触发器的动作特点，触发器次态仅由CP触发沿的输入信号确定。在第6个CP脉冲的高电平期间，输入信号发生了改变，但是触发器的次态仍然按CP下降沿时刻的输入信号确定。注意本例的触发器为下降沿触发.除了主从触发器、维持阻塞触发器，还有各种其他电路结构的触发器也可以作到边沿触发，它们被笼统地称为边沿触发器，本书对这类电路的结构和原理不做介绍。除非特别说明，后面提到的触发器都是指这种边沿触发器。应该指出，不同的电路结构会导致触发器不同的动作特点，但对电路的逻辑功能没有影响。也就是说，只要是RS触发器，不管是采用何种电路结构，都是根据输入信号R、S的不同执行“置1”、“清0”、“保持”三种操作。第四十五页，共152页。第四十五页，共152页。11.2.5RS触发器构成其他逻辑功能的触发器

按逻辑功能的不同特点，通常将触发器分为RS触发器、D触发器、JK触发器、T触发器等几种类型。不同功能的触发器，输入信号对触发器的操作方式不一样。在应用中我们可以根据要求来选用合适的触发器。同时，任何一种触发器的功能都可以从其他类型的触发器转换得到。第四十六页，共152页。第四十六页，共152页。1.D触发器RS触发器在R=1、S=1时次态不确定。为了解决RS触发器的输入信号存在约束的问题，可以令RS触发器的输入信号在逻辑上始终处于互补状态。如图11-13所示。（a）（b）图11-13D触发器原理图及其逻辑符号第四十七页，共152页。第四十七页，共152页。在图11-13中，脉冲RS触发器的输入信号为：代入基本RS触发器的特性方程，则有：这样得到的电路构成另一种触发器——D触发器。D触发器仅有一个输入信号，可以根据输入信号的不同进行“置1”、“清0”操作。第四十八页，共152页。第四十八页，共152页。D触发器的特性方程：（11-5）图11-4为D触发器的功能表、状态转换图。

表11-4D触发器的功能表DQn+1

功能00清011置1图11-14D触发器的状态转换图第四十九页，共152页。第四十九页，共152页。2.JK触发器实际应用中，用得最多的还有JK触发器。JK触发器的工作原理图和逻辑符号见图11-15。

（a）（a）原理图第五十页，共152页。第五十页，共152页。（b）（c）图11-15JK触发器原理图及其逻辑符号（b）逻辑符号；（c）国际符号

(方框内的“┐”表示延迟输出)图11-15中的RS触发器有：S=JQ’R=KQ第五十一页，共152页。第五十一页，共152页。代入RS触发器的特性方程得到JK触发器的特性方程：CP=1时有效图11-5（a）的电路构成JK触发器。JK触发器可以根据输入信号的不同进行“置1”、“清0”、“保持”、“翻转”操作。显然JK触发器是触发器中功能最多的一种.表11-5为JK触发器的功能表，图11-16为其状态转换图。第五十二页，共152页。第五十二页，共152页。表11-5JK触发器的功能表JKQ

n+1功能00Q保持010清0101置111翻转第五十三页，共152页。第五十三页，共152页。3.T触发器将JK触发器的两个输入端并联，记为T。这样就构成T触发器。见图11-17。图中：J=K=T，代入JK触发器的特性方程，得到T触发器的特性方程（CP上升沿有效）：

图11-16JK触发器的状态转换图（图中X表示可为“1”，也可为“0”）第五十四页，共152页。第五十四页，共152页。（a）（b）图11-17T触发器原理图及其逻辑符号表11-6为T触发器的功能表，图11-18为状态转换图。第五十五页，共152页。第五十五页，共152页。表11-6T触发器的功能表TQ

n+1功能0Q保持1翻转图11-18T触发器的状态转换图第五十六页，共152页。第五十六页，共152页。T触发器可以根据不同的输入信号进行“保持”、“翻转”两种操作。令T触发器的输入信号T=1，就得到T'触发器。T'触发器除了时钟输入信号，再没有其他信号输入，每次CP脉冲到都执行“翻转”操作。T'触发器的特性方程（CP上升沿有效）：[例11-5]写出图11-19电路的次态方程，并画出在给定输入信号作用下的输出波形。假设电路初始状态为Q=0。

第五十七页，共152页。第五十七页，共152页。[解]仍然是根据给定输入信号波形求电路的输出波形。与例11-1、例11-2不同，本例中触发器的输入信号（驱动信号）由门电路将电路的输入信号经过逻辑运算得到。因而不便直接对照触发器功能表来画输出波形。这类电路，输入信号未直接送到触发器输入端，应该先列出驱动信号（触发器输入信号）的真值表，并计算出与之对应的触发器次态。这样就得到电路不同输入信号组合对电路的操作功能表（表11-7）。根据表（11-7）中输入信号与触发器次态的关系，很容易画出电路的输出波形。见图11-19（b）。第五十八页，共152页。第五十八页，共152页。表11-7例11-5的功能表

输入信号驱动信号次态ABJKQn+10000Q01101101011111（a）（b）图11-19例11-5的电路图第五十九页，共152页。第五十九页，共152页。11.3时序逻辑电路分析11.3.1时序逻辑电路的功能描述方法同步时序逻辑电路的逻辑功能可以由图（11-1）或式（11-1）完全表达，但是电路的输入、输出、现态、次态之间的关系并不清晰、直观。为了清楚、直观地描述时序逻辑电路的功能。常常使用状态转换表和状态转换图。第六十页，共152页。第六十页，共152页。1.状态转换表状态转换表采用类似真值表的形式，描述了时序电路的输出和次态是如何由输入与现态确定的。在状态转换表中，现态也和输入信号列在一起，作为确定输出与次态的条件。根据式（11-1）中的三组方程，可以计算出时序逻辑电路的状态转换表。例如表11-8为某时序逻辑电路的状态转换表。

第六十一页，共152页。第六十一页，共152页。输入现态次态输出XQ1Q0Q1n+1Q0n+1Z000010001100010110011001100111101000110010111100表11-8状态转换表第六十二页，共152页。第六十二页，共152页。2.状态转换图时序逻辑电路的状态转换图与上节中触发器的状态转换图类似，用图形的方式描述了电路的状态转换关系，以及完成转换的条件和当时的输出。导致转换的输入信号和当时的输出信号在箭头旁边标明。输入、输出用分号隔开，输入写在分子的位置，输出写在分母的位置。根据时序逻辑电路的状态转换表可以画出对应的状态转换图。例如，图11-20就是根据表11-8画出的某时序逻辑电路的状态转换图。

第六十三页，共152页。第六十三页，共152页。图11-20状态转换图第六十四页，共152页。第六十四页，共152页。11.3.2同步时序电路分析的步骤

时序逻辑电路分析，就是找出给定的时序逻辑电路的逻辑功能。即指出电路的状态以及输出如何随输入信号和时钟信号变化。在时序逻辑电路的功能描述方法中，说明功能最直观的就是状态转换图。所以，时序逻辑电路分析的任务就是，从给定的时序逻辑电路图出发，求出电路对应的状态转换图。时序逻辑电路分为同步时序电路和异步时序电路，所谓同步时序逻辑电路，就是它所含有的触发器都在同一个时钟信号的控制下工作。否则为异步时序电路。同步时序逻辑电路的分析方法比异步时序电路简单。第六十五页，共152页。第六十五页，共152页。同步时序电路分析的具体实现步骤如下：（1）根据时序逻辑电路图，写出每个触发器的驱动方程（触发器输入信号的逻辑表达式）。写出电路的输出表达式。（2）将驱动方程代入对应触发器的特性方程，得到电路的状态方程。（3）根据状态方程和输出方程计算电路的状态转换表。（4）根据状态转换表画出状态转换图。（5）归纳电路的逻辑功能，必要时画出从给定初态开始的时序图。时序逻辑电路的分析过程可以用图11-21的流程表示。第六十六页，共152页。第六十六页，共152页。电路图时钟方程驱动方程各级状态转移方程输出方程状态图、状态表或时序图判断电路逻辑功能124一、分析时序逻辑电路的步骤:3检查自启动56.2时序逻辑电路的一般分析方法第六十七页，共152页。第六十七页，共152页。[解]首先列出电路对应的驱动方程，有输出方程：图11-22例11-6的时序逻辑电路图（下升沿触发）[例11-6]。第六十八页，共152页。第六十八页，共152页。驱动方程代入JK触发器的特性方程，得到电路的状态方程，有（CP下降沿有效）根据状态方程和输出方程，可以计算出电路的状态转换表。根据状态转换表又可以画出电路的状态转换图。从状态转换图可以看出，电路有四个状态。在时钟信号的作用下，电路在00、01、10三个状态之间循环。电路是一个“模3计数器”，输出Y为计数器的进位信号。若电路处于无效状态11，下一个时钟信号到来后其次态为00，可以自动进入有效循环状态。这种现象称为电路可以自启动。第六十九页，共152页。第六十九页，共152页。表11-9例11-6的状态转换表Q2Q1Q

2n+1Q1n+1Y00010011001000111001图11-23例11-6的状态转换图第七十页，共152页。第七十页，共152页。二、同步时序逻辑电路的分析举例解:（1）写出时钟方程：该电路为同步时序逻辑电路，CP0=CP1=CP。

（2）写出驱动方程：例6.2.1：试分析如图所示的时序逻辑电路。第七十一页，共152页。第七十一页，共152页。（4）作状态转换表及状态图

①当X=0时：触发器的次态方程简化为：作出X=0的状态表：输出方程简化为：现

态次

态输

出Q1n

Q0n

Q1n+1

Q0n+1

Z

000101100100001（3）写出触发器的特性方程，将驱动方程代入特性方程，得各触发器的次态方程：写出输出方程：第七十二页，共152页。第七十二页，共152页。作出X=1的状态表：将X=0与X=1的状态图合并起来得完整的状态图。现

态次

态输

出Q1n

Q0n

Q1n+1

Q0n+1

Z

001010011010000

②当X=1时：触发器的次态方程简化为：输出方程简化为：第七十三页，共152页。第七十三页，共152页。（5）画时序波形图。根据状态表或状态图：

可画出在CP脉冲作用下电路的时序图。第七十四页，共152页。第七十四页，共152页。（6）逻辑功能分析：当X=1时，按照减1规律从10→01→00→10循环变化，并每当转换为00状态（最小数）时，输出Z=1。该电路一共有3个状态00、01、10。

当X=0时，按照加1规律从00→01→10→00循环变化，并每当转换为10状态（最大数）时，输出Z=1。所以该电路是一个可控的3进制计数器。第七十五页，共152页。第七十五页，共152页。例时钟方程：驱动方程：写方程式第七十六页，共152页。第七十六页，共152页。求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程,并可写出输出方程：第七十七页，共152页。第七十七页，共152页。状态转移表00000101001110010111011100101001110000001001000000001000第七十八页，共152页。第七十八页，共152页。画状态转移图、时序图自启动特性：电路有效循环圈以外的状态，经过若干个脉冲后，能自动的转移到有效循环圈中的某个状态里来，称该电路能自启动或具有自启动能力。由于偏离状态101、110、111经过一个脉冲后，能自动的分别转移到有效状态010、010、000，所以该电路能自启动。第七十九页，共152页。第七十九页，共152页。电路功能时序图由于，每来5个脉冲，该电路的状态从000~100循环计数，且Z输出1产生进位，所以该电路为能启动的同步5进制加法计数器。第八十页，共152页。第八十页，共152页。驱动方程输出方程

状态方程(1)(2)时钟方程第八十一页，共152页。第八十一页，共152页。（3）状态转换图（4）描述功能为五进制计数器，且有自启动能力第八十二页，共152页。第八十二页，共152页。11.3.3异步时序电路分析

异步时序逻辑电路的分析方法与同步时序逻辑电路的分析方法基本相同，但是异步时序逻辑电路中的触发器没有公共的时钟信号。电路中的触发器仅仅在自己的时钟触发沿到来时才可能发生状态转换，而没有得到时钟信号的触发器则保持原来的状态不变。所以，在分析异步时序逻辑电路时，应考虑每一个触发器的时钟条件，写出每一个触发器的时钟方程。只有在时钟条件满足的情况下，才需要按状态方程计算电路的次态。第八十三页，共152页。第八十三页，共152页。[例11-7]分析图11-24时序逻辑电路的逻辑功能。图11-24例11-7的时序逻辑电路图第八十四页，共152页。第八十四页，共152页。[解]首先列出电路对应的方程。时钟方程：驱动方程：状态方程：（CP下降沿有效）（CP下降沿有效）（Q2下降沿有效）第八十五页，共152页。第八十五页，共152页。根据状态方程，考虑时钟条件，可以计算出电路的状态转换表。在表11-10中，用CP=1表示时钟信号的下降沿到达。仅当时钟条件满足时才需要按状态方程计算次态，时钟条件不满足时触发器保持原来的状态。表11-10中，先填写所有的现态组合，然后按时钟方程添入CP2、CP1，并按状态方程计算Q2n+1、Q1n+1。再根据表中Q2的状态变化情况填写CP3，然后根据状态方程计算Q3n+1。第八十六页，共152页。第八十六页，共152页。表11-10例11-7的状态转换表Q3Q2Q1Q3n+1Q2n+1Q1n+1CP3CP2CP1000001011001010011010011011011100111100101011101110011110000111111000111第八十七页，共152页。第八十七页，共152页。根据状态转换表可以画出电路的状态转换图。从图11-25可以看出，电路是一个7进制计数器，可以自启动。Q3Q2Q1000001010011111110101100图11-25例11-7的状态转换图第八十八页，共152页。第八十八页，共152页。例电路没有单独的输出，为摩尔型时序电路。异步时序电路，时钟方程：驱动方程：写方程式第八十九页，共152页。第八十九页，共152页。求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：第九十页，共152页。第九十页，共152页。计算、列状态表第九十一页，共152页。第九十一页，共152页。电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图第九十二页，共152页。第九十二页，共152页。图11-26反馈归零法构成12进制计数器计数器：74LS161芯片为4位同步二进制计数器11.3.4常用时序电路第九十三页，共152页。第九十三页，共152页。图中，D3D2D1D0为置数输入端，待输入的计数器初始值由此输入。Q3Q2Q1Q0为计数器状态输出端。C为进位信号输出端，仅当计数器状态为1111时才会输出高电平进位信号。为异步清0信号，低电平有效。为同步置数控制信号，低电平有效，若=0，在CP的上升沿将D3D2D1D0的状态送入计数器。EP、ET为计数器工作状态控制端，高电平有效。=1、=1时，EP、ET只要有一个为0，计数器工作在“保持”状态，不理会CP端输入的脉冲。=1，=1，且EP=ET=1，计数器工作在“计数”状态，每来一个CP脉冲，在CP的脉冲上升沿计数器作加法计数。表11-11为74LS161的功能表。第九十四页，共152页。第九十四页，共152页。表11-1174LS161的功能表EPETCP0XXXX000010XX↑110X↑11X0↑1111↑计数第九十五页，共152页。第九十五页，共152页。[例11-8]反馈归零法实现12进制计数器。74LS161在正常情况下，输出状态按4位二进制数递增。使用反馈归零法可以利用计数器提供的清0控制信号，强制电路跳过不需要的状态，构成我们所需容量的计数器。在具有异步清零功能的计数器中，使用一个过渡状态SM来产生归零逻辑。当这个过渡状态出现时，计数器状态立即回零。所构成的新的计数器中，由于SM状态出现的时间极短，可以认为SM状态是不存在的。见图11-27。第九十六页，共152页。第九十六页，共152页。图11-27反馈归零法第九十七页，共152页。第九十七页，共152页。反馈归零法实现方法：（1）写出M的状态编码SM：M=12，SM=1100（2）求出归零逻辑。用SM状态译码产生要求的归零逻辑。（3）画出电路图。如图11-26所示。图中，在与非门的输入端用小圆圈表示对相应的信号取反。[例11-9]预置数法实现12进制计数器。与反馈归零法类似，利用计时器的置数控制端也可以强迫计时器跳过某些不需要的状态。与反馈归零法不同的是，74LS161使用的是同步置数，所以，产生置数逻辑的状态是一个稳定的有效状态，如图11-28中的SM状态。图11-28中，计时器的状态数为M+1-n。第九十八页，共152页。第九十八页，共152页。图11-28预置数法第九十九页，共152页。第九十九页，共152页。同时，还应该将设计要求的SM状态的次态Sn的编码送到计数器的置数输入端。这样当SM状态产生置数信号时，在CP脉冲的作用下，电路的次态为Sn，而不是SM+1。预置数法实现方法：（1）写出初始状态Sn的状态编码，并送给置数输入端。Sn=0000（D3D2D1D0=0000）（2）写出置数逻辑SM的状态编码，产生置数逻辑。SM=1011第一百页，共152页。第一百页，共152页。（3）画出电路图11-29图11-29预置数法构成12进制计数器第一百零一页，共152页。第一百零一页，共152页。有些计时器的置数控制信号是异步控制。如果是异步控制，那么置数逻辑对应的状态SM就是一个临时的过渡状态，构成的计时器实际状态数会比例11-9中的情况少一个。74LS160的逻辑符号和功能表与74LS161相同，功能和使用方法类似。不过74LS160为同步十进制计数器，输出状态为8421BCD码，74LS160在1001状态输出进位信号第一百零二页，共152页。第一百零二页，共152页。[例11-10]74LS160的扩展。当计数器容量不够时，可以通过扩展来扩充计数器容量。见图11-30。

图11-30两片74LS160构成100进制计数器第一百零三页，共152页。第一百零三页，共152页。同样，74LS161也可以扩展成多位二进制计时器。[例11-11]计算机中的CTC。计算机中的CTC（计数器/定时器单元）在计算机中用于定时或者对外部事件计数，CTC实际上就是一个可编程计数器(可重新定义、修改计数器的功能)。早期的计算机使用专门的CTC芯片，例如IBM-PC机使用的8253-5。现在较少使用单独的CTC芯片，定时/计数器被集成到CPU或专门的接口芯片中。下面以MCS-51系列MCU为例加以简单介绍。第一百零四页，共152页。第一百零四页，共152页。图11-31MCS-51定时计数器Timer0/1的模式0和模式1图11-31为MCS-51系列MCU的定时/计数器。MCS-51系列MCU有两个定时/计数器，有四种工作方式，本例给出方式0和方式1的原理图。在计算机中，几乎所有的硬件资源都可以用程序控制。MCS-51中，定时/计数器由几个专用寄存器控制。向寄存器写入内容就相当于向（图11-31）电路输入信号。读取寄存器的状态就相当于查看电路的输出。第一百零五页，共152页。第一百零五页，共152页。图中，寄存器THx、TLx均为8位寄存器，可读写，THx、TLx拼成一个16位寄存器，用于存放计数器的计数值。初始化时，定时/计数初值被写入THx、TLx中，定时/计数器启动后，THx、TLx作加法计数。TFx为定时/计数器的溢出标志位（可以看成计数器的进位），THx、TLx发生溢出时，TFx被置位。TFx作为定时/计数器的中断申请标志，由硬件置位，CPU进入中断后，自动清除。图中的TRx为定时/计数器的启动信号，当GATEx、INTx#信号条件满足时，TRx置位将启动定时/计数器，令TRx=0则停止定时计数器。THx、TLx的计数脉冲通过一个数据选择器输入，C/Tx#作为定时/计数选择信号。C/Tx#=1时，计数脉冲由芯片管脚Tx输入，定时/计数器对外部事件计数。C/Tx#=0时，计数脉冲为CPU时钟振荡信号XTAL1的12分频信号，定时/计数器对一个已知确定频率的脉冲信号计数，也就是计时（定时）。第一百零六页，共152页。第一百零六页，共152页。2.寄存器及其应用寄存器是数字系统中用得很多的一种功能部件，用于存放多位二进制数。寄存器的每一位可以存放一位二进制数字，并且可以根据需要将其状态设为“0”或“1”。当时钟脉冲到来时，数据输入端的信号状态被寄存器保存起来。前面介绍的触发器可以存放一位二进制数，所以，存放N位二进制数可以用N个触发器组成。因为寄存器的每一位只要求“清0”、“置1”操作，故多半用D触发器构成。构成寄存器每一位的触发器使用公共的CP信号，CP信号到来时，输入的数据被寄存器保持起来。第一百零七页，共152页。第一百零七页，共152页。图11-3274LS75的逻辑符号第一百零八页，共152页。第一百零八页，共152页。74LS75是由同步结构的D触发器构成的4位寄存器。CP=1期间，输出Q的状态随输入信号D的状态而改变。74LS75中的4个D触发器分为两组，分别使用两个时钟信号。D0、D1使用CPA，D2、D3使用CPB。74LS175是由维持阻塞触发器组成的4位寄存器，根据CP信号上升沿时刻的输入信号确定寄存器的状态。功能表见（表11-12），为异步清0信号，低电平有效，不受时钟信号CP的限制。只有为“1”才能实现“数据保持”、“输入信号锁存”的功能。第一百零九页，共152页。第一百零九页，共152页。表11-1274LS175的功能表CP功能0X0000清01↑锁存10保持11保持第一百一十页，共152页。第一百一十页，共152页。图11-3374LS175的逻辑符号74LS75、74LS175都是既能作为4位寄存器，也能当作单个的D触发器使用。第一百一十一页，共152页。第一百一十一页，共152页。74LS194为4位双向移位寄存器，除了代码存储功能之外，还可以进行移位操作。其逻辑符号和功能表见图11-34和表11-13。图11-3474LS194的逻辑符号第一百一十二页，共152页。第一百一十二页，共152页。表11-1374LS194的功能表S1S0CP功能0XXX0000清0100↑保持101↑右移110↑左移111↑并入第一百一十三页，共152页。第一百一十三页，共152页。图中，DIL为左移串行数据输入端，D0D1D2D3为并行数据输入端，DIR为右移串行数据输入端。Q0Q1Q2Q3为寄存器状态并行输出端。CP为时钟信号输入端，上升沿有效。为“异步清0”端，低电平有效。为0，寄存器内容被无条件清0。S1S0为工作方式控制端。为1时，S1S0的不同组合确定74LS194实现数据的“保持”、“数据左移”、“数据右移”、“并行数据输入”等操作。这些操作都在时钟信号CP的上升沿进行。第一百一十四页，共152页。第一百一十四页，共152页。图中，=“1”，S1S0=“01”，移位寄存器作右移操作，串行数据由DIR端输入。4个CP脉冲后，DIR端输入的4位串行数据“1101”被转换成并行数据，由Q0Q1Q2Q3输出。图11-35串行数据转换成并行数据[例11-12]数字系统中的串行接口中，输入时要求将串行数据转换成并行数据，输出时要求将并行数据转换成串行数据。下面的电路可以将输入的串行数据转换成并行数据。第一百一十五页，共152页。第一百一十五页，共152页。

环形计数器的特点：

电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。1.环形计数器第一百一十六页，共152页。第一百一十六页，共152页。2．扭环形计数器

一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将末级输出反相后，接到串行输入端。为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。第一百一十七页，共152页。第一百一十七页，共152页。[例11-13]移位寄存器构成环形计数器。按图11-36将移位寄存器首尾相连，令D0=Q3，那么在连续的CP脉冲作用下，寄存器里的数据将作循环右移，这样就构成环形计数器。图11-36环形计数器第一百一十八页，共152页。第一百一十八页，共152页。例如，电路的初始状态为Q0Q1Q2Q3=1000，则连续的时钟脉冲使电路状态按10000100001000011000循环。这里可以用不同的状态记录输入脉冲的数目，那么电路就是一个计数器。根据移位寄存器的功能特点，设定初态即可写出次态，因而可以直接写出电路的状态转换图。第一百一十九页，共152页。第一百一十九页，共152页。图11-37例11-13的状态转换图图中，若取1000、0100、0010、0001的状态循环为有效循环，则电路的其余状态存在几种无效循环。电路一旦进入无效循环，无法自动回到有效循环，该电路不能实现自启动。为使电路能够正常工作，必须先给电路输入一个有效状态。第一百二十页，共152页。第一百二十页，共152页。图11-38能自启动的环形计数器图11-36的电路简单修改即可实现自启动。见图11-38。只有Q2Q1Q0=000时，才能输入D0=1，否则就输入D0=0。这样，总可以保证在不超过3个时钟周期，电路就可以进入有效状态。环形计数器电路结构简单，若有效状态仅包含一个“1”（或“0”），可以直接用触发器输出的1状态（或“0”）表示计数器的状态，第一百二十一页，共152页。第一百二十一页，共152页。用于循序控制时，不需要译码电路。但是，环形计数器的状态利用很不充分，n位的环形计数器共有2n个状态，而有效循环仅包含其中的n个状态。[例11-14]4位双向移位寄存器可以扩展，两片74LS194方便地构成8位双向移位寄存器。见图11-39，余不详述。图11-39[例11-14]74LS194构成8位双向移位寄存器第一百二十二页，共152页。第一百二十二页，共152页。11.4时序逻辑电路设计

11.4.1时序逻辑电路设计要求时序逻辑电路的设计，就是根据用文字描述方式给出的具体逻辑功能要求，设计出能够实现其逻辑功能、满足其具体要求的时序逻辑电路。所得到的设计结果力求简单。设计的条件不同，结果最简的标准也不一样。选用SSI（小规模集成电路）进行设计，使用的基本单元是门电路、触发器，最简的标准是：使用的触发器、门电路单元最少，并且使用的触发器、门电路的输入脚数目也最少。使用MSI、LSI（中、大规模集成电路）进行设计，使用的基本单元是可以完成特定功能的通用功能模块。此时，最简的标准是：使用的集成电路芯片数目最少，芯片之间的连线也最少。第一百二十三页，共152页。第一百二十三页，共152页。11.4.2同步时序逻辑电路的设计方法同步时序电路的设计步骤。（1）将文字描述的功能要求，转化为逻辑关系描述，建立原始状态图。首先必须将对时序电路的文字描述变成电路的输入、输出和状态转换关系的说明，得到对应的原始状态图或原始状态表。为此，应认真分析设计任务的逻辑关系，确定电路的输入、输出信号数目；确定电路要使用的状态数目；并将设计要求表达为状态转换图。（2）状态化简，得到最小状态表。第一百二十四页，共152页。第一百二十四页，共152页。建立原始状态图只求完整、准确地表达设计要求，得到的原始状态图会包含一些多余的状态，为了得到最简的设计结果，必须进行状态化简，消去多余的状态，得到最简状态表。（3）状态赋值，得到二进制状态表。在前面的抽象、化简过程中，状态图（表）中的状态都是用文字符号表示的。用电路实现时必须用二进制数字来表示这些状态，这个过程叫状态赋值或状态编码。这里，每个触发器可以表示一位二进制数。使用触发器的数目n按下式确定2n-1＜N≤2n其中，N为电路要求的状态数目。经过状态赋值，得到电路的二进制状态表。（4）选定触发器，求出电路的驱动方程、输出方程。根第一百二十五页，共152页。第一百二十五页，共152页。据状态表和选定触发器的驱动表，可以得到电路的状态转换表，在其中填上触发器的驱动信号和输出信号。由此可以求出电路的驱动方程、输出方程。（5）根据驱动方程、输出方程画出逻辑电路图。先画出设计中使用的触发器，按驱动方程可以得到触发器的每个输入信号的连接方式，根据输出方程可以得到整个电路的输出信号。（6）检查电路能否自启动。在进行时序电路设计时，通常设计要求的状态数目比电路实际提供的状态数目要少。设计完成后必须检查那些设计中没有使用到的状态（无效状态）的情况。正常情况下，从无效状态出发，输入有限个时钟脉冲，电路可以进入有效状态，这时我们说电路可以自启动。如果电路在无效状态间循环，表明一旦电路进入无效状态，就再也无法正常工作。此时必须修改设计，直到消除所有的无效循环，可以自启动。同时也应该检查进入无效状态时的输出信号，检查输出是否违反了设计要求，否则输出方程也要修改。第一百二十六页，共152页。第一百二十六页，共152页。以上设计步骤可以用图11-40的流程图概括。图11-40同步时序逻辑电路设计流第一百二十七页，共152页。第一百二十七页，共152页。图11-40是同步时序电路设计的一般步骤，在具体的设计任务中根据实际情况有时可以省略某个设计步骤。上述步骤中，求触发器的驱动方程要用到触发器的驱动表：这是触发器功能的又一种描述方式。与功能表不同，驱动表从使用的角度来说明触发器的功能。驱动表回答了这样的问题：如果知道触发器的现态，需要触发器进入指定次态，这时要求怎样的输入信号才能达到目的。触发器的驱动表见表11-14、表11-15、表11-16、表11-17。第一百二十八页，共152页。第一百二十八页，共152页。表11-14RS触发器的驱动表QQ

n+1RS00X001011010110X表11-15D触发器的驱动表QQ

n+1D000011100111第一百二十九页，共152页。第一百二十九页，共152页。表11-16JK触发器的驱动表QQ

n+1JK000X011X10X111X0表11-17T触发器的驱动表QQ

n+1T000011101110第一百三十页，共152页。第一百三十页，共152页。若要JK触发器由“0”状态变成“1”状态，表11-16JK触发器的驱动表的第三行表明，令JK=1X即可。这实际上对应了功能表中的两种操作：JK=10，触发器“置1”，触发器状态由“0”变“1”；JK=11，触发器“翻转”，触发器状态也由“0”变“1”。驱动表描述了触发器从已知现态转换到某个次态时，对输入信号的要求。[例11-15]使用JK触发器设计一个同步7进制计数器。第一百三十一页，共152页。第一百三十一页，共152页。[解] 设计步骤：（1）建立原始状态图。根据设计要求，电路需要7个状态，记为S0、S1、S2、S3、S4、S5、S6，一个进位输出，记为Z。按题目要求可以得到图11-41的原始状态图。图11-41例11-15的原始状态图第一百三十二页，共152页。第一百三十二页，共152页。2）状态化简。图11-41中没有多余的状态，无须化简，已经是最小状态图。（3）状态赋值。电路需要7个状态，可以用三位二进制数表示。这里选用三位自然二进制加法计数编码。分别用000、001、010、011、100、101、110表示S0、S1、S2、S3、S4、S5、S6。得到表11-18所示状态转换表。状态转换表中必须列出电路的所有状态，设计中未用到的状态（如本例中的111状态），在状态转换表中作无关项处理。第一百三十三页，共152页。第一百三十三页，共152页。表11-18例11-15的状态转换表现态次态输出Q2Q1Q0Q2n+1Q1n+1Q0n+1Z0000010001010001001100111000100101010111001100001111XXXX第一百三十四页，共152页。第一百三十四页，共152页。（4）选用JK触发器，写出驱动方程，输出方程。根据状态转换表，可以写出输出方程：在状态转换表中添上触发器的驱动信号，得到驱动信号的真值表。结合JK触发器的驱动表，将完成状态转换要求的驱动信号填入表中。得到表11-19。表中最后一栏为驱动信号，对照表11-16JK触发器的驱动表填入。例如第一行中，要求Q2由0到0，那么应该有J2K2=0X，要求Q0由0到1，则应该有J0K0=X1。第一百三十五页，共152页。第一百三十五页，共152页。表11-19例11-15驱动信号的真值表现态次态输出驱动信号Q2Q1Q0Q2n+1Q1n+1Q0n+1ZJ2

K2J1

K1J0

K000000100X0X1X00101000X1XX101001100XX01X01110001XX1X11001010X00X1X1011100X01XX11100001X1X10X111XXXXXXXXXX第一百三十六页，共152页。第一百三十六页，共152页。驱动信号是电路的现态和输入信号的函数，根据表11-19可以写出电路的驱动方程（5）画逻辑图。按照求得的驱动方程、输出方程，画出逻辑电路图。（6）检查能否自启动。电路存在一个无效状态，根据设计结果的驱动方程和JK触发器的特性方程，计算出无效状态