南航考研878数电课件第6、7章

南航考研878数电课件第6、7章第一页，共78页。典型的数字控制系统框图2第二页，共78页。§6-1集成数模转换器（DAC）DAC:

把输入的数字量变换成与之成一定比例的模拟量。特点：电流相加型，电阻取值太多。数模转换器数字量和模拟量的关系3第三页，共78页。6-1-1常用D/A换器技术6-1-2集成DAC的组成6-1-3DAC的主要技术参数6-1-4集成DAC芯片的选择6-1-5典型集成DAC应用举例§6-1集成数模转换器（DAC）4第四页，共78页。6-1-1常用D/A转换技术一、权电阻网络DAC模拟开关，Di＝0，开关断开；Di＝1，开关接通。电流－电压变换器权电阻网络，阻值与该位的权系数成反比。

基准电压

5第五页，共78页。特点：电流相加型，电阻取值太多。理想集成运放工作在线性区的两个重要特点：虚短、虚断根据叠加原理6第六页，共78页。二、T型电阻网络DAC在理想情况下，该电路有如下特点：

不论网络中开关是接地或接VREF，网络中P0、Pl、P2、P3向左看或向右看的等效电阻均为2R，且网络在Σ点处的输出电阻总是一个恒定值，其值为3R。

网络中Si开关接通VREF，而其它开关接地时，该位支路注入Σ点的电流与本位二进制的权成正比。7第七页，共78页。支路等效电路

8第八页，共78页。n位T形电阻网络，其输出电压表达式为：特点：电流相加型，电阻取值相等,流过开关的电流变化较大。

9第九页，共78页。特点：电压相加型，流过开关的电流变化较大。10第十页，共78页。三、倒T型电阻网络DAC特点：电流相加型，开关的接触电阻影响转换精度。11第十一页，共78页。特点：为了克服模拟开关的导通电阻对DAC的转换精度的影响，引入了电流激励型DAC。用恒定电流源IREF，使注入各支路的电流为恒定值，模拟开关用电流开关，这种开关工作在放大状态，而不是工作在饱和状态，从而减小了开关转换的延迟时间，提高了工作速度。

四、电流激励型DAC12第十二页，共78页。6-1-2集成DAC的组成1.仅集成电阻网络和模拟开关。2.集成了电阻网络、模拟开关、参考电源和输出运算放大器。3.除上之外，还集成了外围接口电路 ①带输入缓冲器或锁存器 ②带输入数据分配器 ③带输入串－并变换器 ④带输入FIFO

13第十三页，共78页。6-1-3DAC的主要技术指标分辨率是DAC的最小输出电压VLSB和满量程输出电压VFSR之比。VLSB是指输入的数字量为1时的输出电压，它等于输入数字量最低位发生变化时对应的输出电压的变化量，VFSR是指输入的数字量每一位都为1时的输出电压，也称为最大输出电压。对于n位的DAC位数越多分辨率越高

一、分辨率14第十四页，共78页。二、转换误差失调误差增益误差非线性误差

转换误差包括由于参考电压偏离标准值、运算放大器零点漂移、模拟开关存在压降以及电阻阻值偏差等原因引起的误差。转换误差可以用VFSR的百分数表示，也可以用VLSB的倍数表示。如表示转换误差为最小输出电压的一半，0.2%FSR则表示转换误差与满量程输出电压之比为0.2%。

15第十五页，共78页。三、转换速度

转换速度是指从输入数字信号变化，到输出电流或电压达到稳态值所需要的时间，也称作输出建立时间。通常，把建立时间大于300μs的DAC称为低速DAC、10～300μs的称为中速DAC、0.01～10μs的称为高速DAC、小于0.01μs的称为超高速DAC。从DAC输入发生阶跃到输出稳定在规定的误差范围内所需的最大时间。

16第十六页，共78页。表8-1-1几种集成DAC参数型号位数建立时间精度说明DAC083281μs0.2%FSR外接放大器，低功耗AD7524865ns±0.2%FSR高速DAC-08885ns±0.1%FSR高速AD976885ns0.075%FSR超高速，内含参考电源AD752010500ns1/2LSB中速DAC-02102μs±0.1%FSR中速、内含放大器AD7848122.5μs±1%FSR中速、内含FIFOAD7542120.25μs±0.1%FSR高速DAC1210121μs0.05%FSRZD394MZ143μs±0.005%FSR高精度DAC-16160.5μs±0.5%FSRAD75461610μs±0.0125%FSRDAC11381810μs0.0002%FSR高精度、内含参考电源AD1862200.35μs串行输入、内含参考电源17第十七页，共78页。6-1-4集成DAC芯片的选择首先要考虑转换精度和转换速度等参数，然后考虑如下几个方面：

①输入数字量的特征：输入数字量的位数、编码方式、并行输入还是串行输入，逻辑电平的高低(TTL、CMOS或ECL)等。②输出特性：电流输出或电压输出、输出模拟量的范围、驱动负载的能力等。③参考电源的特征：如参考电源是内附还是外接、是恒定的还是可变的、是双极性还是单极性等。④动态特性：如输入数字量的更新周期、数据能够保持的时间、从数据输入到稳定输出所允许的延迟时间。⑤电源特性：如单电源供电或双电源供电、器件功耗等。⑥工作环境要求：环境温度、湿度要求，电源波动要求等。⑦数字接口特性：主要是与计算机连接时的接口要求和控制时序的匹配要求等。18第十八页，共78页。6-1-5典型集成DAC应用举例DAC0832原理图19第十九页，共78页。DAC0832内倒T形网络20第二十页，共78页。DAC0832双缓冲工作方式连接图和时序图21第二十一页，共78页。DAC0832单缓冲和直通工作方式22第二十二页，共78页。§6-2集成模数转换器（ADC）ADC的框图

ADC：把模拟信号转换为一定格式的数字量。23第二十三页，共78页。§6-2集成模数转换器（ADC）6-2-1A/D转换的一般过程6-2-2常用A/D转换技术6-2-3集成ADC的组成6-2-4ADC的主要技术参数6-2-5集成ADC芯片的选择6-2-6典型集成ADC应用举例24第二十四页，共78页。6-2-1A/D转换的一般过程把模拟信号转换为数字量一般要经过采样、保持、量化和编码等四个步骤。采样和保持通常由采样保持电路完成。

一、采样和保持采样:将时间上连续变化的信号转换为时间上离散的信号，即将时间上连续变化的模拟量转换为一系列等间隔的脉冲，且脉冲幅值取决于输入模拟量的幅值。25第二十五页，共78页。采样电路框图

输入的模拟信号采样后的输出信号

周期性的采样脉冲信号

采样定理：设采样脉冲s(t)的频率为fs，输入模拟信号VA(t)的最高频率分量的频率为fmax，必须满足fs≥2fmax,v(t)才可以正确的反映输入信号(从而能不失真地恢复原模拟信号)。

采样过程波形图

26第二十六页，共78页。保持电路

采样脉冲作用期间内，采样开关T导通，输入信号VA(t)通过采样开关T给电容C充电。采样开关导通电阻很小，充电时间常数远小于采样脉冲的宽度，使电容C上的电压VC在小于采样脉冲宽度的时间内充到和输入电压VA(t)相同的值，该值贮存在电容C上。当采样脉冲过去后，因运算放大器输入阻抗很大，且采样开关断开电阻也很大，电容漏电很小，存贮在电容C上的电压VC基本保持不变。

采样保持电路及波形27第二十七页，共78页。二、量化和编码量化：将采样保持电路的输出电压幅度进行离散化的处理，离散后的电平称为量化电平。量化误差：将采样电压按一定的等级进行量化所产生的误差。量化方法：一般采用只舍不入（去零求整）和四舍五入两种方法。编码：用二进制码表示离散电平。28第二十八页，共78页。四舍五入

去零求整把0～7V的输入电压范围分为8级，每一级为1V，即量化后的电压取值为0V、1V、…、7V。

29第二十九页，共78页。量化误差30第三十页，共78页。6-2-2常用A/D转换技术一、并行型A/D转换器二、串/并型A/D转换器三、逐次比较型A/D转换器四、双积分型A/D转换器31第三十一页，共78页。一、并行型A/D转换器32第三十二页，共78页。并行型A/D转换器量化和编码33第三十三页，共78页。二、逐次比较型A/D转换器特点：转换速度中速（几十K到几百KHz），成本较底。逐次比较型A/D转换器由电压比较器、控制电路、DAC、数码设定器和输出数码寄存器组成。其转换方法是将输入模拟量VA同DAC的输出电压VF做若干次比较，使设定的数字量逐次逼近输入模拟量。所以也称这种ADC为逐次逼近ADC。

34第三十四页，共78页。二、逐次比较型A/D转换器35第三十五页，共78页。12位二进制A/D转换电压2865（量化单位）的比较过程36第三十六页，共78页。逐次比较型ADC的VF波形图（VA=2865量化单位）37第三十七页，共78页。三、双积分型A/D转换器双积分ADC的原理是先把被转换电压VA变换成与VA成正比的时间间隔Δt，然后用频率恒定的计数脉冲在时间间隔Δt内进行计数，最后由计数值N得到与VA成正比的数字量。

双积分ADC的原理框图如图所示。它由输入转换开关S、积分器(由电阻R、电容C和运算放大器组成)、电压比较器(又称过零鉴别器)、脉冲产生器、控制电路和计数器等组成。38第三十八页，共78页。双积分型ADC原理图

双积分ADC工作波形

39第三十九页，共78页。1、开始时，计数器为零，电容C上电压为零。2、第一阶段：S1接通，S2断开，积分器对VA积分，G为高，门开，计数器计数，直到计满，计数器重新回零。3、第二阶段：S2接通，S1断开，积分器对-VREF积分，G为高，门开，计数器计数，直到G低，门关，计数器停止计数。双积分型A/D转换器工作原理40第四十页，共78页。例8-2-1设双积分ADC中计数器是十进制的，其最大容量N1=(2000)10，时钟频率fCP=10kHz，VREF=-6V，求：①完成一次转换的最长时间；②当计数器输出的计数值为N2=(369)10时，对应的输入电压VA的值。当计数值为N2=(369)10时解：当ADC第一次和第二次积分时，计数器都计到最大值时，所需时间最长，因此，最长转换时间为：41第四十一页，共78页。3位半BCD码双积分型ADC功能图42第四十二页，共78页。模数转换器ICL7135连接图和工作时序图43第四十三页，共78页。1、抗干扰能力强。2、电路结构简单。3、编码方便。4、转换速度低。双积分型A/D转换器的特点44第四十四页，共78页。6-2-3集成ADC的组成1、 仅集成量化编码器电路。2、 集成了S-H电路和量化编码器电路。3、 除上之外，还集成了外围接口电路。 ①、带有各种输出接口 ②、带有多路输入通道选择 ③、带有内部存储器 ④、带有输出分配电路 ⑤、带有微处理器的可编程ADC

45第四十五页，共78页。6-2-4ADC的主要技术参数一、分辨率：分辨率是指输出数字量最低位变化时所对应的输入模拟量的变化量。即ADC所能分辨的输入模拟量的最小值。因此，当ADC的位数为n，最大输入电压为VMAX时46第四十六页，共78页。二、转换误差： 绝对误差：定义为输出数字量对应的理论模拟值与实际输入模拟值之间的差值（±1/2LSB,±1LSB)。 相对误差：定义为上述差值与额定最大输入模拟值的百分数（±0.05%，±0.1%)。三、转换时间：ADC完成一次转换所需的时间。转换误差除量化误差外，还包括由电路本身引起的失调误差、增益误差和非线性误差等，常用相对误差和绝对误差两种方式表示。

47第四十七页，共78页。6-2-5集成ADC的选择要考虑的因素：一、输入模拟量的性质二、系统对分辨率、转换精度、转换时间等的要求三、参考电压四、输出要求五、控制时序六、环境要求七、功耗、体积、成本等48第四十八页，共78页。集成ADC产品的选择表8-2-3几种集成ADC参数型号位数转换时间精度说明AD9002AD8125MHz0.5LSB并行型，不用S-HAN68591020M±1LSB并行型，不用S-HAD7824KN82μs±1LSB串/并行型，4通道AD578125μs0.075%FSR串/并行型ADC08098100μs±1LSB逐次比较型，8通道AD574A1225μs±0.0125%FSR逐次比较型ICL71151440μs±0.1%FSR逐次比较型MAX195169.4μs±0.003%FSR逐次比较型，串行输出ICL71063位半BCD333ms±1字双积分，带显示驱动ICL71354位半BCD333ms±1字双积分，分时输出AK5326-VP1648kHz±5%FSRΣ-Δ型，串行输出，双通道AD7710241kHz±0.005%FSRΣ-Δ型，双通道，带可编程放大器和滤波器49第四十九页，共78页。6-2-6集成ADC应用举例

ADC0809

50第五十页，共78页。ADC0809时序图51第五十一页，共78页。MC14433的应用

MCl4433是为5G14433、CHl4433。具有自动调零、自动转换美国摩托罗拉公司生产的单片3位半双积分式ADC，具有自动调零、自动转换极性功能，内含时钟振荡器，仅需外接一只振荡电阻。能获得超量程(OR)、欠量程(UR)信号，便于实现自动转换量程。电压量程分两挡：200mV、2V，最大显示值分别为199.9mV、1.999V。

MC14433管脚图

52第五十二页，共78页。VDD、VEE、VSS：分别为正电源、负电源和地，VREF、VAG：分别为基准电源正端和模拟地，对于200mV电压量程，VREF端输入200mV的基准电压；对于2V电压量程，VREF端输入2V的基准电压；VI：模拟电压输入端；R1、R1/C1、C1：分别为外接积分电阻、积分电容端；C01、C02：外接自动调零电容端；DL：实时控制端，亦称数据更新端，输入一个正脉冲，则本次A/D转换结果输出，否则输出端仍保持原有数据不变，一般情况下，将DL与EOC端相连，则每次A/D转换结果都被输出。CLI、CLO：分别为时钟输入、输出端，外接振荡电阻即可产生时钟信号。Q3～Q0：数据输出端，分时输出转换结果的个、十、百、千位数值的BCD码（千位的输出特殊）。EOC：A/D转换结束标志输出端，正脉冲输出；超量程信号输出端，低电平有效；DS4～DS1：为输出位的选通信号输出端53第五十三页，共78页。

MC14433的时序图

DS1～DS4分别输出正脉冲，用作动态扫描显示分四次分别输出转换结果的千位、百位、十位和各位。54第五十四页，共78页。MC14433构成的数字电压表

55第五十五页，共78页。第七章：可编程逻辑器件及其应用数字集成电路按其用途可分为通用集成电路：它们一般功能单一，规模较小，74/54系列TTL器件和C4000系列CMOS器件均属通用集成电路。专用集成电路(简称ASIC)：专门为某一应用领域或为专门用户需要而设计、制造的LSI、VLSI电路，它可将某些专用电路或电子系统设计在一块芯片上，构成单片集成系统。ASIC又分为全定制、半定制产品。ASIC(Application-specificIntegratedCircuit）56第五十六页，共78页。半定制：半定制电路是先由IC制造商制成标准的半成品，再按照用户的要求对半成品进行加工，实现特定的功能。半定制电路在半成品中已集成了大量的具有一定逻辑功能的模块，但模块之间的连线不确定，按用户要求进行后加工时才确定各模块间的连接关系，从而得到所需的电路。全定制：全定制和定制电路是按用户要求，专门设计和生产的芯片，由于设计和试制费用高，这种电路一般只用在大批量生产的产品中。

57第五十七页，共78页。可编程逻辑器件(PLD)：PLD是使用最为广泛的一种半定制电路,芯片由制造厂生产，但用户可借用设计自动化软件和编程器自行设计和编程，可以反复编程实现数字系统。可编程器件适合用户进行产品研制和开发。PLD(ProgrammableLogicDevice)

半定制电路分类：58第五十八页，共78页。简单可编程逻辑器件（SPLD，SimplePLD)：电路结构较简单、规模较小（一般在一千门以下），SPLD包括PROM、PLA、PAL、GAL。

复杂可编程器件（CPLD，ComplexPLD）：一千门以上的可编程器件。现场可编程门阵列（FPGA，FieldProgrammableGateArray)：与PLD属于不同的分支，它是门阵列与可编程相结合的产物，与CPLD具有不同的电路结构。

高密度可编程器件（HDPLD，HighDensityPLD）

CPLD和FPGA统称为HDPLD59第五十九页，共78页。用PLD实现数字系统的优点：

1、高密度 2、工作速度高 3、在线可编程技术isp 4、设计工具不断完善§7-1PLD的基本原理§7-2简单可编程逻辑器件用PLD实现数字系统的基本过程：60第六十页，共78页。7-1-1PLD的基本组成7-1-2PLD的编程7-1-3阵列结构7-1-4PLD中阵列的表示方法§7-1PLD的基本原理61第六十一页，共78页。7-1-1PLD的基本组成组合逻辑常用与或式表示，PLD的核心结构为“与门阵列＋或门阵列”PLD的核心结构

62第六十二页，共78页。

7-1-2PLD的编程PLD一次性编程可重复编程 紫外线可擦除 电可擦除｛｛

最早的PLD——PROM，以及PLA和PAL，采用的都是熔丝编程方法，按要求烧断某些熔丝，以满足输出函数的要求。这种编程方式属一次性编程（OneTimeProgramming，简称OTP）。

63第六十三页，共78页。7-1-3阵列结构

PLD的与阵和或阵常用三极管（TTL）或场效应管（MOS）组成。64第六十四页，共78页。

7-1-4PLD中阵列的表示方法输入缓冲器

与门或门

与门三种特殊情况65第六十五页，共78页。阵列图

阵列图用来描述PLD中由与、或阵列所构成的逻辑电路。阵列图的一般表示形式是将上述输入缓冲器、与门和或门的描述方法组合起来。

PLD阵列的表示方法

66第六十六页，共78页。§7-2简单可编程逻辑器件(SPLD)简单可编程逻辑器件SPLD共有四种，其结构特点为类型与阵列或阵列输出方式编程方式PROM固定可编程TS、OC熔丝PLA可编程可编程H、L、TS、OC、寄存器熔丝PAL可编程固定H、L、TS、I/O、寄存器熔丝GAL可编程固定可编程电可擦除67第六十七页，共78页。7-2-1可编程只读存储器PROM7-2-2可编程逻辑阵列PLA7-2-3可编程阵列逻辑PAL7-2-4通用阵列逻辑GAL68第六十八页，共78页。1、组成原理7-2-1可编程只读存储器PROMPROM的内部结构可以等效为一个固定的地址译码器（选择存储单元）和一个可编程的存储矩阵（存放代码或数据）。

PROM的等效结构

4×2的PROM

69第六十九页，共78页。

4×3ROM编程前后图70第七十页，共78页。2、用ROM实现组合逻辑用PROM实现逻辑函数时，输入信号从PROM的地址端加入，输出信号由PROM的数据端产生。由于PROM的与阵列固定地生成了输入变量的所有最小项，因此逻辑函数以最小项表达式的形式来表示。例7-2-1试用适当容量的PROM构成2位二进制乘法器。被乘数为A1A0，乘数为B1B0，乘积为M3M2M1M0

M3(A1,A0,B1,B0)=∑m(15)M2(A1,A0,B1,B0)=∑m(10,11,14)M1(A1,A0,B1,B0)=∑m(6,7,9,11,13,14)M0(A1,A0,B1,B0)=∑m(5,7,13,15)解：71第七十一页，共78页。A1

A0

B1

B0M3

M2

M1M0000000010010001101000101011001111000100110101011110011011110111100000000000000000000000100100011000000100100011000000011011010012位二进制乘法器的真值表

2位二进制乘法器的PROM阵列图

72第七十二页，共78页。7-2-2可编程逻辑阵列（PLA）1、组成原理