




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
精品文档-下载后可编辑AD9786型DAC在8通道阵列信号模拟器中的应用-基础电子
1概述
AD9786是AnalogDevices公司开发的一款面向GSM、CDMA2000和WCDMA基站应用,基于CMOS工艺的带有参数可调数据内插功能和信号处理特征的16bit高速、高性能数,模转换器。该电路集成了数字中频调制模块和希尔伯特变换器,提供了方便的带宽设置和可选的边带抑制功能。可选的数据内插滤波器简化了对不同输入数据率数据输入的应用,同时也利用了过采样的性能增益。提供的2路数据通道可灵活地配置成1路或2路输入,实部或虚部输出。灵活的时钟接口可以接收一系列输入类型的时钟信号,如1Vp-p正弦波、CMOS和LVPECL电平信号,同时还有单端和差分2种输入方式。内部的时钟模块可以产生所需要的数据接口时钟频率。同时提供了支持单端和差分应用的差分电流输出,满量程电流可达10mA~20mA。该器件还有1个串行控制接口,可提供方便的参数设置功能,通过对内部寄存器的操作实现了灵活多样的应用模式选择,可以根据用户的需求选择不同的应用
模式。
2AD9786的特性
图l示出AD9786的功能框图。
点击看原图
该电路具有以下特征:
16bit分辨率;
可选的2x,4x,8x内插滤波器;
可选的fDAC/2,fDAC4,fDAC/8调制模式;
2个输入数据通道,在具体应用中输入数据通道可以灵活配置;
可选的镜频抑制希尔伯特变换;
直接中频变换;
串行控制接口。
3AD9786的工作模式
在实际应用中,大部分情况是2个或多个器件应用。在这种AD9786被用来合成多数据通路的场合,确保输入到AD9786中的数据被多个AD9786同步锁定是十分必要的。同时在复信号的处理应用中,数字相位的调节也是2个AD9786工作所需要的。为了满足数据同步和相位合成的需要,只能有1个AD9786被配置为主模式器件,为其他配置成从模式的AD9786提供1个参考时钟。在同步使用过程中作为主模式器件输出参考时钟的引脚和从模式的AD9786的DATACLK/PLL_LOCK引脚必须直接相连。同时所有的主模式和从模式AD9786都必须使用同一差分时钟源。
当AD9786被配置成主模式器件时,生成的参考时钟有DATACLKMaster和:ModulatorMaster模式。在这2种模式下DATACLK/PLL_LOCK引脚都作为时钟输出引脚。AD9786的默认工作模式是DATACILKMaster模式。在该模式下,差分时钟输入脚(脚5,脚6)作为DAC的采样时钟输入。DATA-CLK/PLL_LOCK引脚被作为同步数据输出时钟引脚使用。其输出是输入差分时钟除以内插倍数。而在ModulatorMaster模式下,DATACLK/PLL_LOCK引脚输出的是1个输入差分时钟经过16倍分频之后的方波。
工作在ModulatorMaster模式下的AD9786内部有1个工作在DACCLK时钟频率的拥有16个有限状态的状态机。该状态机产生所有的内部、外部时钟和调制相位。这时DATACLK/PLL_LOCK引脚输出的时钟称为MODCLK。该时钟的上升沿是设置内部状态机状态为零的时刻。
当AD9786工作在ModulatorMaster模式时,输入数据必须和MODCLK时钟、差分输入CLKIN同步。在8x内插模式下,每8个CLKIN时钟的上升沿锁存1个数据;在4x内插模式下,每4个CLKIN时钟的上升沿锁存1个数据;在2x内插模式下,每2个CLKIN时钟的上升沿锁存1个数据。为了满足数据建立时间和保持时间的需要,同时也为了数据同步的需要,AD9786提供了1个DATAADJ寄存器用来将MODCLK时钟输出前移或后移1个或几个DACCLK时钟周期,可移动的具体时钟周期数和所选择的内插倍数有关。在ModulatorMaster模式下,锁数据的CLKIN时钟时刻固定,输出的MOD-CLK根据所选择的DATAADJ参数而前后移动。
当AD9786被设置为从模式器件时,根据所处工作模式的不同可以分为ModulatorSlave模式和DATACLKSlave模式。在这2种工作模式下DAT-ACLK/PLL_LOCK引脚作为时钟输入脚。当AD9786工作在ModulatorSlave模式时,根据主模式器件生成的参考时钟MODCLK来设置状态机的零状态从而使得从模式器件的数据锁存和调制相位能够和主模式器件同步。通过AD9786中的MODADJ寄存器设置调制系数来调节AD9786的调制相位,可调的相位数和所选择的调制倍数有关。
&
nbsp;和ModulatorMaster模式的情况相同,在Modu-latmSlave模式下的从模式AD9786的输入数据必须和差分时钟输入CLKIN以及输入的MODCLK同步。在ModulatorMaster模式下,输入数据锁存的CLKIN时刻是不变的,输出的MODCLK时钟前后移动。而在ModulatorSlave模式下MODCLK时钟作为输入是不变的,通过改变DATAADJ寄存器的数值将会改变锁数据的CLKIN锁存数据时刻。在DAT-ACLKSlave模式下,从模式器件使用从DATACLK/PLL_LOCK输入的时钟作为它们的数据输入时钟。
4在8通道阵列信号发生器中的应用
实际设计中需要模拟的是8路的阵列信号。根据设计需要,在本阵列信号模拟发生器电路中使用了8个工作在ModulatorSlave模式下的AD9786,同时使用1个Xilinx公司的SpartanIIEFPGA作为主模式器件。在系统中,主机负责模拟并产生65536点的周期通信基带信号数据。FPGA主要负责与PCI桥路PCI5920的接口通信以读取主机的命令和来自主机的通信基带信号数据,并将所读取的数据存储在模拟器上的大容量SDRAM中。当系统工作时,FPGA将SDRAM中存储的数据输入到AD9786并提供1个MODCIJK时钟作为AD9786的调制同步时钟,同时它还负责对AD9786的控制模式寄存器进行配置。AD9786工作在8x内插模式下,使用80MHz的DACCLK差分时钟,通过设置MODADJ来改变调制相位,通过DATAADJ来改变数据锁定的时刻以
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2025版采砂工程安全生产责任承包合同
- 二零二五年度餐厅员工劳动权益保障与绩效评估合同
- 二零二五年产权式商铺返租管理及收益分成协议
- 2025版幼儿启蒙教育辅导中心专项培训合作协议
- 2025版烧烤店餐饮合作租赁合同范本
- 2025版P2P借贷业务风险管理咨询与评估协议
- 2025版科技馆产品陈列与科普教育合同
- 2025版电子合同管理系统定制开发合同
- 二零二五年度车辆租赁合同规范租赁管理
- 二零二五年度创新研发厂房建设施工合同范本
- 幼儿园2025-2026学年度第一学期园本培训计划
- 2025年度矿山开采与沙石资源承包合同范本4篇
- 3D3S基本模块命令详解施加荷载地震参数11课件讲解
- 《珍惜粮食拒绝浪费》课件
- 钢结构施工管理培训课件
- 乘联会:2024年11月OTA监测月报
- 电商运营岗位聘用合同样本
- 部队热射病预防与急救
- 麦冬种植合同(2篇)
- 糖尿病性坏死性筋膜炎
- 国有企业研发费用管理办法范本
评论
0/150
提交评论