微机原理与接口技术第4章总线02

微机原理与接口技术第4章总线02第一页，共47页。总线竞争总线的负载总线的驱动对总线驱动器的控制本节内容：4.3总线的驱动与控制2第二页，共47页。总线竞争：同一总线上，同一时刻，有两个或两个以上的器件输出其状态。对TTL：4.3总线的驱动与控制一、总线竞争与负载总线0011门1门2此时总线上会是一种不高不低的非TTL电平，严重时会烧坏器件。3第三页，共47页。总线竞争：同一总线上，同一时刻，有两个或两个以上的器件输出其状态。对集电极开路输出：线与逻辑

OC：OpenCollector4.3总线的驱动与控制一、总线竞争与负载A电路B电路01总线＋5VA→0，B→1不会烧坏器件，但B输出的“1”信息会丢失。04第四页，共47页。总线竞争：同一总线上，同一时刻，有两个或两个以上的器件输出其状态。用三态电路，严格控制逻辑。4.3总线的驱动与控制一、总线竞争与负载总线00z1门1门2门1输出控制门2输出控制015第五页，共47页。总线的负载直流负载：为了能正常工作，CPU必须提供各个芯片正常工作所需的电流。4.3总线的驱动与控制一、总线竞争与负载6第六页，共47页。总线的负载直流负载：4.3总线的驱动与控制一、总线竞争与负载非OC门OC门7第七页，共47页。总线的负载直流负载：（手册上给出的均为最大值）输出高电平时，驱动门的IOH≥

输出低电平时，驱动门的IOL≥4.3总线的驱动与控制一、总线竞争与负载驱动门负载门……IOHIIHIIHIIHIOLIILIILIIL8第八页，共47页。总线的负载直流负载4.3总线的驱动与控制一、总线竞争与负载74LSxx（TTL）74HCxx（CMOS）IIH/IIL0.02/0.4mA1/1μAIOH/IOL0.4/8mA4/4mA扇出数204000扇出数：驱动同类门的个数。9第九页，共47页。目前常用的74系列器件有关参数（来源自TI公司器件手册）前缀说明工作电压工艺典型传输速率最大驱动电流备注-IIL/IIH-IOH/IOLSN74AHC先进的高速CMOS逻辑系列+2～+5.5vCMOS8.5ns-8/8mA与高速CMOS器件完全兼容SN74AHCT先进的高速CMOS逻辑系列+5vCMOS8.5ns-2.5/2.5uA-8/8mA输入与TTL电平兼容SN74HC高速CMOS逻辑系列+2～+6vCMOS25ns-1/1uA-8/8mASN74HCT高速CMOS逻辑系列+5vCMOS25ns-1/1uA-8/8mA输入与TTL电平兼容SN74ACT先进的CMOS逻辑系列+5vCMOS10ns-24mA/24mA输入与TTL电平兼容SN74F高速逻辑系列+5v双极型6.5ns-0.65mA/70uA-24mA/24mA与TTL器件完全兼容SN74ALS先进的低功耗系列+5v双极型10ns-15/24mA与TTL器件完全兼容10第十页，共47页。74系列器件TTL与CMOS工艺各参数之比较TTLCMOS7474LS74ALS74HC74HCTIIH（max）/IIL（max）0.04/1.6mA0.02/0.4mA0.02/0.1mA1/1uA1/1uAIOH（max）/IOL（max）0.4/16mA0.4/8mA0.4/8mA4/4mA4/4mAVIH（min）/VIL（max）2/0.8v2/0.8v2/0.8v3.5/1v2/0.8vVOH（min）/VOL（max）2.4/0.4v2.7/0.5v2.7/0.4v4.9/0.1v4.9/0.1v电源电压Vcc4.75～5.25v4.75/5.25v4.75～5.25v2～6v2～6v平均传输延迟tpd9.5ns8ns2.5ns10ns13ns扇出数NO1020**

4000**

4000功耗Pd（mW）10420.80.511第十一页，共47页。总线的负载交流负载对MOS电路，IIL、IIH很小→主要考虑电容负载要求输出门的负载电容CP满足如下条件：CP≥（＋电路板布线引入的电容＋

传输线引入的电容＋……）4.3总线的驱动与控制一、总线竞争与负载负载门的输入电容元件级总线、内总线外总线12第十二页，共47页。总线的负载交流负载MOS电路每引脚的输入电容约为10pf不推荐一个驱动门直接连接10各以上的MOS负载负载多→

加驱动器4.3总线的驱动与控制一、总线竞争与负载13第十三页，共47页。【例】某门电路IIH＝0.1mA，IIL＝0.2mA，Cin＝5pFIOH＝16mA，IOL＝22mA，CP＝250pF①直流负载：高电平时16mA/0.1mA＝160个低电平时22mA/0.2mA＝110个②交流负载：250pF/5pF＝50个4.3总线的驱动与控制一、总线竞争与负载驱动自己，可驱动多少个门？110个50个理想情况14第十四页，共47页。4.3总线的驱动与控制二、总线驱动设计克服总线负载效应（直流负载、交流负载）的办法是用驱动器和缓冲器。对驱动器/缓冲器的要求：

扇出能力大引入延时可忽略有较高的噪声容限噪声容限：输出正确的情况下，输入端允许的最大噪声水平。扇出能力：驱动同类门的个数。扇出能力＝Min（NOL，NOH）NOL——低电平输出时的扇出数NOH——高电平输出时的扇出数15第十五页，共47页。1.

几种常用的芯片4.3总线的驱动与控制二、总线驱动设计单向驱动器（三态输出）双向驱动器（三态输出）锁存器（三态输出）16第十六页，共47页。1.

几种常用的芯片4.3总线的驱动与控制二、总线驱动设计单向驱动器（三态输出）74LS24017第十七页，共47页。1.

几种常用的芯片4.3总线的驱动与控制二、总线驱动设计双向驱动器（三态输出）用于DB，如74LS245、74ACT245/E为“0”时，

DIR=“0”，B→A

DIR=“1”，A→B/E为“1”时，A、B均为高阻，实现CPU与总线隔离。74LS245：IOH＝15mA，IOL=24mA，IIH＝0.1mA，IIL=0.2mA74ACT245：IOH＝24mA，IOL=24mA，IIH＝1uA，IIL=1uA18第十八页，共47页。1.

几种常用的芯片4.3总线的驱动与控制二、总线驱动设计锁存器（三态输出）74LS37319第十九页，共47页。2.

系统总线的驱动与控制（以PC/XT为例）4.3总线的驱动与控制二、总线驱动设计A0～A7，A12～A19：74LS573，ALE锁存

AEN输出允许A8～A11：74LS245

AEN输出允许数据总线：74LS245，DT/R方向控制；

DEN输出允许20第二十页，共47页。2.

系统总线的驱动与控制（以PC/XT为例）4.3总线的驱动与控制二、总线驱动设计PC/XT微机的DMA应答电路SSS总线封锁DMA请求置“1”端清“0”端21第二十一页，共47页。3.

扩展插件板（卡）的板内驱动4.3总线的驱动与控制二、总线驱动设计利用板内驱动将插件板的负载与系统总线相隔离→减少插件板对系统的影响

（地址总线、写插件板时的数据总线：CPU→插件板）数据总线：读插件板时，CPU←插件板CPU读插件板→负载能力避免总线竞争

P131

原则：只有CPU读本插件板时才允许通向系统总线的三态门导通，其它→高阻。22第二十二页，共47页。3.

扩展插件板（卡）的板内驱动4.3总线的驱动与控制二、总线驱动设计教材上的例子打印机插件板的驱动：接口异步通信插件板的板内驱动：接口扩展内存插件板的板内驱动：内存PC机单色显示器（卡）插件板的总线驱动：

内存＋接口基本门电路译码PROM译码74LS138译码23第二十三页，共47页。【例1】某内存板，板内地址为A0000H～FFFFFH，试画出板内双向数据总线驱动与控制电路。防止总线竞争原则：

只有当CPU读本电路板内的内存地址时，才允许双向驱动器指向系统总线的三态门是导通的。24第二十四页，共47页。【例1】某内存板，板内地址为A0000H～FFFFFH，试画出板内双向数据总线驱动与控制电路。对板内内存地址进行分析，找出地址特征。

A0000H～FFFFFHA19A18A17A16A15A14……A01010xx……x1011xx……x1100xx……x1101xx……x1110xx……x1111xx……x“1”非“00”（至少有一位为“1”）25第二十五页，共47页。【例1】某内存板，板内地址为A0000H～FFFFFH，试画出板内双向数据总线驱动与控制电路。设计译码电路，用来控制双向数据总线驱动器，使之满足防止总线竞争原则。（利用基本逻辑门译码）26第二十六页，共47页。【例2】接口板板内接口地址为5000H～7FFFH，试画出板内双向数据总线驱动与控制电路。防止总线竞争原则：

只有当CPU读本电路板内的内存地址时，才允许双向驱动器指向系统总线的三态门是导通的。地址：IOR：MEMW：数据：AEN：内存地址来自I/O的数据DMA传输时序：I/O→内存P109AEN=0：CPUAEN=1：DMA27第二十七页，共47页。【例2】接口板板内接口地址为5000H～7FFFH，试画出板内双向数据总线驱动与控制电路。地址分析：根据地址特征，画控制电路。

（利用3-8译码器译码）A15A14A13A12A11A10……A00101xx……x0110xx……x0111xx……x28第二十八页，共47页。【例2】接口板板内接口地址为5000H～7FFFH，试画出板内双向数据总线驱动与控制电路。29第二十九页，共47页。【例3】某微型机电路板上有内存C0000H～EFFFFH和接口A000H～BFFFH，试画出该电路板板内双向数据总线驱动与控制电路。防止总线竞争原则：

只有当CPU读板内内存或读板内接口时，才允许双向数据驱动器指向系统总线的三态门是导通的。30第三十页，共47页。【例3】某微型机电路板上有内存C0000H～EFFFFH和接口A000H～BFFFH，试画出该电路板板内双向数据总线驱动与控制电路。地址分析（内存地址、接口地址）画驱动与

控制电路A19A18A17A16A15…A01100x…x1101x…x1110x…xA15A14A13A12A11…A01010x…x1011x…x4、5、6“1”“101”31第三十一页，共47页。32第三十二页，共47页。几种可供选择的译码方式：基本门电路74LS138译码PROMCPLD、FPGA33第三十三页，共47页。【附】OC门上拉电阻RP的计算输出输入OC门34第三十四页，共47页。【附】OC门上拉电阻RP的计算当所有OC门器件均输出为高时，必须保证VOH不低于2.7V。（此时，流入OC门的电流由m个OC门共同分担）35第三十五页，共47页。【附】OC门上拉电阻RP的计算当只有一个OC门器件输出为低时，必须保证VOL不高于0.5V（此时，输出为低的OC门必须承受电路中的全部电流，其他几个OC门中无电流，RP限流）所以电阻选取应在625～1.8K之间。→

电容→

开关速度36第三十六页，共47页。微机原理及接口技术第4章总线4.4总线的工程设计问题第三十七页，共47页。设计总线要考虑的问题：不发生总线竞争总线负载交叉串扰延时反射4.4总线的工程设计问题38第三十八页，共47页。产生原因：总线间存在线间的寄生电容。

高频脉冲信号→从一条总线耦合到另一条总线信号频率高→总线本身可看成一个小电感：

信号电流→产生磁场→耦合到另一条线的电感上→产生干扰电压如何减少串扰

主要考虑电容的影响→如何减少总线间的寄生电容4.4总线的工程设计问题一、总线交叉串扰39第三十九页，共47页。如何减少串扰减少总线长度→分布电容↓→串扰↓增加总线间的距离；强电、弱电信号分开布设降低总线上的负载两条信号线间加上一条地线→将线间耦合电容转化为对地电容→增加了交流负载减少总线的平行走向圆滑脉冲信号的边缘（满足正常工作的情况下）→DS3662：总线优化器采用双绞线

→线与线产生的磁场相互/部分地抵消4.4总线的工程设计问题一、总线交叉串扰40第四十页，共47页。总线优化器：DS366241第四十一页，共47页。P136解决办法：尽量减少总线长度。

对时间要求严格的插件板尽量靠近主板或CPU。选用延时小、输入输出电容小、驱动能力强的元器件。4.4总线的工程设计问题二、总线的