开题报告附页

开题报告附页一、课题意义随着科学技术的进展，锁相环PLL是自动频率掌握和自动相位掌握技术的融合。其原理在数学理论方面早在30年月无线电技术进展的初期就已消失。1930年已建立了同步掌握理论的基础，1932年贝尔塞什(Bellescize)提出了同步检波理论，第一次公开发表了锁相环路的数学描述。用锁相环路提取相干载波来完成同步检波，早期的锁相环路采纳电子管且价格昂贵，只能用在试验装置中，在其他领域未得到广泛应用。电子技术的飞速进展促使锁相环技术的进展进程。特殊是由于战斗，电子技术在军事领域的重要作用，使得其技术得到显著的提高。50年月随着空间技术的进展，由杰费(Jaffe)和里希廷(Rechtin)采用锁相环路作为导弹信标的跟踪滤波器获得胜利，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。鉴于其在通讯、航海、军事等发面的广泛应用，讨论锁相环电路的特性有助于了解和提高锁相环电路的性能指标，使其在各领域得到更为广泛的应用和推广，其具有很强的实际应用价值。锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的，在比较的过程中，锁相环电路会不断依据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。在数据采集系统中，锁相环是一种特别有用的同步技术，由于通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，全部板卡上各自的本地80MHz和20MHz时基的相位都是同步的,从而采样时钟也是同步的。由于每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。基本要求：1、基于MC145163的PLL电路2、输出频率范围20M-40MHZ,幅度大于100mV3、步进频率lOKHz.4、附加功能：频率可预置、可调整、可显频等功能。熟读设施说明书，严格遵守操作规程，爱惜设施，保证设施的正常使用，发

觉问题准时与老师取得联系。时间支配：早进入阶段：和指导老师进行课题的沟通和沟通，对课题有一个初步的理解第一周：查询各方面资料，熟识课题，对课题形成直观的了解。其次周：整理资料，对设计中可能用到的软件进行熟识，查找相关专业资料。第三周：依据要求进行元件的选择确定元件数据。第四周：画仿真电路进行调试程序。第五周：用DXP设计硬件电路图，并选择器件。第六周：做出硬件实物电路并调试现象。第七周查资料，写论文。第八周：整理论文，毕业答辩。硬件总体方案设计与论证方案设计：基准振荡频率鉴相器

(PD)振荡频率随V基准振荡频率鉴相器

(PD)振荡频率随VR低通滤波器Uc(t)依据系统设计功能的要求，锁相环是由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，锁相环组成的原理框图如图1所示。二、系统组成图2系统的主要功能模块方框图该系统采纳MC145163作为掌握核心，很多电子设施要正常工作，通常需要外部的输入信号与内部的振荡信号同步，采用锁相环路就可以实现这个目的整个课题的设计需要用到低通滤波器、MC145163芯片、鉴相器、压控振荡器如图2所示。1、锁相环频率合成器的设计采纳锁相环频率合成，可以得到任意频率步进，同时频率稳定度与参考晶振相当，可以达到10-3。锁相环路主要由晶振、参考分频器、压控振荡器（VC0）、鉴频/鉴相器（FD/PD）、低通滤波器（LPF）、可编程分频器组成。它是应用数字规律电路将VC0频率一次或多次降低至鉴相器频率上，再与参考频率在鉴相电路中进行比较，通过低通滤波器取出误差信号来掌握VC。的频率，使之锁定在参考频率的稳定度上，由于采纳了大规模集成电路块MC145163,将图中的晶振、参考分频器、鉴频鉴相器可编程分频器集成在一个芯片中，不需要再单独设计。同时采用AT89S52来掌握MC145163,确定分频系数A、N和所产生频率的对应关系。锁相环的基本原理电路图如图3所示。<Pl控制<P2控1111124<Pl控制<P2控111112468024613579111135J21111246802461BA2DCBAdcbadcba^D3D2D2马耳qDlDlDl%%^取LD282726工

[=]C3Hl33,10.24MC4-I卜24VDD+9Vcir||--^F^=>2、低通滤波器低通滤波器由运放MCI648和RC电路组成，其电路图如图4所示。低通滤波器用于滤除鉴相器输出的误差电压中高频重量和瞬变杂散干扰信号，以获得更纯的掌握电压，提高环路稳定性和改善环路跟踪性能和噪声性能。由于振荡器中心频率受到温度、湿度、直流电源等外界因素干扰引起不稳定，当频率输入到低通滤波器后，能对中心频率不稳定所引起的重量（处于低通滤波器通带之内）起作用，使其中心频率锁定在设定的频率上。因此，输出的中心频率稳定度很高。3、压控振荡器设计VDC16.0.01UFR16vccII14-cUL-ii!C8100PF70.01U5D112ToVoutlVDC16.0.01UFR16vccII14-cUL-ii!C8100PF70.01U5D112ToVoutlMCI648r3.3kVEEVcc2V1cclAGCTANKOUTBPTU5-~(OUT)MCI6482200PF丰C390PFdlOUHTOC\o"1-5"\h\zVD~10UH10UH10UH—M—广，II560D.10UH2200PF图5压控振荡电路压控LC振荡器主要由压控振荡芯片MCI648和变容二极管MV209以及谐振回路构成如图5所示。MCI648需要外接一个由电感和电容组成的并联谐振回路。为达到最佳工作性能，在工作频率要求并联谐振回路的QL2100。电源采纳+5V的电压，一对串联变容二极管背靠背与该谐振回路相连，振荡器的输出频率随加在变容二极管上的电压大小转变而转变。四、整个电路的设计完成步骤如下:序号毕业设计阶段性工作及成果时间支配1拟定题目，完成开题09-10学年第一学期8-11周2资料的收集、整理，了解毕一业设计涉及的问题n-17周3学习单片机、PLL等相关学问，方案论证09-10学年其次学期「2周4优化设计方案3-4周5焊接、调试电路板5~6周6调试硬件、软件7-8周7完成毕业论文、答辩9-10周参考文献[1][日]远坂俊昭.锁相环（PLL）电路设计与应用[M].高等教育出版社,2006[2]康华光.模拟电子技术基础（第四版）[M].高等教育出版社,1999[3]康华光.数字电子技术基础（第四版）.[M].高等教育出版社,1999[4]王志功.光纤通信集成电路设计[M].高等教育出版社出版,2003[5]顾峥.锁相环电路的应用[M].北京出版社,2002[7]李华.单片机原理与接口技术，北京：清华高校出版社，33-80.[8]刘光潭.中外集成电路简明速察手册，上海：电子工业出版社，1991.[