大学《电工学》试题及答案(十一)_第1页
大学《电工学》试题及答案(十一)_第2页
大学《电工学》试题及答案(十一)_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

大学《电工学》试题及答案一、填空题：.时序逻辑电路的特点是：输出不仅取决于当时输入的状态还与电路原来的状态有关。.欲使JK触发器实现Qn+1=Q的功能，则输入端J应接“1”K应接“1”.组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器.两个与非门构成的基本RS触发器的功能有置0、置1和保持_。电路中不允许两个输入端同时为.0,否则将出现逻辑混乱。.钟控RS触发器具有“空翻”现象，且属于_曳平触发方式的触发器；为抑制“空翻”，人们研制出了边沿触发方式的JK触发器和D触发器。.JK触发器具有保持、翻转、置0和置1的功能。.D触发器具有置0和置1的功能。二、选择题：.描述时序逻辑电路功能的两个重要方程式是（B）。A、状态方程和输出方程 B、状态方程和驱动方程C、驱动方程和特性方程 D、驱动方程和输出方程.由与非门组成的RS触发器不允许输入的变量组合s.R为（D）。A、00B、01C、10D、11.双稳态触发器的类型有（D）A、基本RS触发器； B、同步RS触发器； C、主从式触发器；D、前三种都有。.存在空翻问题的触发器是（B）A、D触发器； B、同步RS触发器； C、主从JK触发器。三、简述题、时序逻辑电路和组合逻辑电路的区别有哪些？答：主要区别有两点：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。2、何谓“空翻”现象？抑制“空翻”可采取什么措施？答：在一个时钟脉冲为“1”期间，触发器的输出随输入发生多次变化的现象称为“空翻”。空翻造成触发器工作的不可靠，为抑制空翻，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。四、分析、设计：．写出图示逻辑图中各电路的状态方程。

(b)(d)解：(a)Qn+i=A (b

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论