EDA计时器课程设计报告书终稿

本文格式为Word版，下载可任意编辑——EDA计时器课程设计报告书终稿

10级电子信息工程专业力控课程设计

《储存罐液位监控》

学院：信息工程学院指导老师：孟如

小组成员：汪征202320230110

张丽202312040212

2023年1月7日

1

一、内容摘要……………3二、设计内容及要求……3三、总设计原理…………3四、单元电路的设计……4五、设计总电路图………10六、主要仪器及其使用方法……………11七、设计过程中的问题及解决方案……12八、心得体会……………13九、附录…………………15

一、内容摘要

通过对555秒脉冲信号发生器，不同进制计数器的设计以及数显译码器的

2

学习，应用对时序电路规律电路知识的了解。我设计出能够按要求确凿显示24小时制的“时〞、“分〞、“秒〞的数字钟，而且此数字钟还具有整点报时以及校时功能。应用Multisim10软件进行电路仿真，结果显示该设计能够依照设计要求实现计时，报时，校时三项基本功能。

二、设计内容及要求

（1）设计内容：

1、设计一个具有时、分、秒的十进制数字显示的计时器。2、具有手动校时、校分的功能。

3、通过开关能实现小时的十二进制和二十四进制转换。

具有整点报时的功能，每个整点完成相应点数的报时，如3点钟响3声.（2）设计要求

1.画出仿真电路图

2.合理的设计元件并选择元件参数3.电路仿真与调试

三、总设计原理

数字钟由555秒脉冲信号发生器，校时电路，报时电路，数字显示译码电路，计数电路等单元电路组成。555秒脉冲信号发生器即为多谐振荡器，通过555定时器与积分电路的连接组成能够产生1HZ的555秒脉冲信号发生器。校时电路通过对规律电路的应用，采用与非门，或门，非门等电路实现对分与秒的互不影响的校时。报时电路应用了规律关系，实现了在不同时间发出不同频率声响的目的。其中频率来源为555秒脉冲信号发生器。数字显示译码电路采用集成芯片与数显管的组合，实现将输入的二进数显示为直观数码的目的。计数电路

3

由计数器组成，实现的目的是以1HZ的秒信号为基准计时，“秒〞计数器满60后向分计数器进位，“分〞计数器满60后向“时〞计数器进位，“时〞计数器满24后归零，重新开始计时。将上述电路依照规律关系合理的连接起来，组成数字时钟。

四、单元电路的设计

a)555秒脉冲信号发生器

VCC5VVCCR247kΩ2R335kΩ50%Key=AR139kΩ5U1555_TIMER_RATEDVCCRSTOUT4DISTHRTRICONGNDC11uF0C210nF

555秒脉冲信号发生器图

555秒脉冲信号发生器由555定时器以及其积分电路组合而成，为了电路的稳定参与了滤波电容及外加电阻。555秒脉冲信号发生器的原理是多谐振荡器，通过改变积分电路的电阻与电容值即可改变信号发生器的振荡频率。555秒脉冲信号发生器的电路图如下图，将555定时器的Vi1与Vi2即2,6管脚相接外接积分电路。图中7管脚处的电位器可以调理R1与R2，从而调理了脉冲周期T，使得该时基电路能够真正输出1HZ的脉冲信号。

4

参数计算为：充电时间：T1?(R1?R2)Cln0-VT-?R2Cln20-VT?Vcc-VT-?(R1?R2)Cln2

Vcc-VT?放电时间：T2?R2Cln所以电路的振荡周期为：T?T1?T2?(R1?2R2)Cln2即振荡频率为：f?11?T(R1?2R2)Cln2本设计中取电容C1，C2的值分别为1uF，10nF;R1，R2分别为39K?，47K?。则T?1s即f=1HZ。b)计数显示电路

功能要求：设计一个具有时、分、秒的十进制数字显示的计时器。通过开关能实现十二和二十四进制的转换。

基本元器件：74LS160六片4011BD若干电路原理分析：

1．整个计数器由“秒〞计数器，“分〞计数器，和“时〞计数器串接而成。“秒〞和“分〞计时各为60进制，“时〞为24进制计数器，都选用74LS160来实现。

60进制计数器由一个十进制计数器（个位）和一个六进制计数器（十位）串接组成，采用置数法。同理，24进制，12进制计数器由一个十进制计数器（个位）和一个二进制计数器（十位）串接组成，通过与非门接至LD’端置数。

2.24进制和12进制的转换，在小时计数器将两片160接成24进制和12进制，通过单刀双掷开关来转换。

3.译码显示电路是将“时〞，“分〞，“秒〞计数器输出的4位2进制代码