计算机系统结构复习题

载Question4whichhasoneadderandonemultiplier,eachwithitsownsetofreservationprocessorisexecutingthefollowingsequenceofinstructionand,foreachbeginstoexecute,andwritesresult.ructiontchecodexecuteWriteresultMULR1,R2,R212348ADDR1,R1,R22349MULR2,R2,R33458ADDR3,R1,R1456MULR1,R1,R1567ADDR2,R3,R467ADDR1,R5,??781、whatisthelatencyofthemultiplier?42、Isthemultiplierpipelined?N3、Howmanyreservationstationaretherefortheadder?24、InwhichcycledoesI6begintoexecute?135、Whichregisterdoes??RepresentinI7R1andMULthepriorityforusingtheCDBgoesto___?ADD.Loop:LDR1,0(R2)DADDIR1,R1,#1SDR1,0,(R2)DADDIR2,R2,#4DSUBR4,R3,R2BNEZR4,Loop;loadR1fromaddress0+R2;storeR1ataddress0+R2;branchtoLoopifR4!=0载lueofRisR答案：(1)依题意可得，指令序列执行的流水线时空图如下：WBWBMEEXWBMEEXMEEXMEEXWBME9EX234568WB5WB7ME6EX24ME3EX1(2)依题意可得，指令序列执行的流水线时空图如下：WBMEMiss9WBMEEXMissWBMEWBEX8WBMEEX7WBMEEX6MEEX2345675WBEX4MESS3EX21(3)依题意可得，指令序列执行的流水线时空图如下：1234561WBMEEXWBMEEXWBMEEXMEEXWBMEEXWBMEEXEX1WBME49862357WBQuestion9isa2-waysetassociativecache,havingthefollowingparameters:Parameter:numberParameter:numberofsetsts载linesizeheaccessns/linemainmemoryaccesstime70ns/wordmainmainmemoryaddressspacesizeMwordscachehitrate Tag:_14_bitsIndex:_10_bitsOffset:_4_bitshavingthefollowingparameters:Parameter:Value:LL1numberofsetsL1linesize4wordsLL1cacheaccesstimens/lineL2linesize8wordsL2cacheaccesstime20ns/linemainmemoryaccesstime70ns/wordmainmemorysize256MwordsL1cachehitrateL2cachehitrateLabelthefieldsofthememoryaddressbelowusedtoaccesstheL1cacheandindicatethesizeofeachfield(innumberofbits).Assumethatmemoryisword-addressed.Tag:_19_bitsIndex:_7_bitsOffset:_2_bitsLabelthefieldsofthememoryaddressbelowusedtoaccesstheL2cacheandindicatethesizeofeachfield(innumberofbits).Assumethatmemoryisword-addressed.Tag:_25_bitsIndex:_0_bitsOffset:_3_bitsQuestion11载如序如序面访会一个简单的共享内存cache-coherent机有四个处理器,没有\"虚拟到物理\"的翻译和一致的。每个缓存的初始状态(十六进制符号标记所示)一致的。每个缓存的初始状态(十六进制符号标记所示):P0P1P2P3eSEIEeSMESeSEeSEMIM么？特别是,指定每个其他的缓存发生在由于总线广播、数据从哪里来(如果在缓存中没有准备好),和新状态块的请求者的缓存。P0P1P2P3ISSSMEMMIIEIMESIQuestion13载C：P2B0(M,120,00，80)P0B0(I,120,00，80)P1B0(I,120,00，80)DPBSP2B2(S,110,00，30)E：P0B1(M,108,00，48)P1B1(I，108，,0,08)P2B1(I，108,00,08)1.处理器中某功能部件占总应用程序执行时间的比例为40%，先将该功能部件改进(加速10倍)，则整个应用程序的加速比为多少？(D)A.1.4B.2.5C.2.18D.1.562.在计算机系统设计中，比较好的方法是：(D)A.从上向下设计B.从下向上设计C.从两头向中间设计D.从中间开始向上、向下设计3.对系统程序员不透明的是：(D)A.Cache存储器B.系列机各档不同的数据通路宽度C.指令缓冲寄存器D.虚拟存储器4.系列机软件应做到：(B)A.向前兼容，并向上兼容B.向后兼容，力争向上兼容C.向前兼容，并向下兼容D.向后兼容，力争向下兼容5.属计算机系统结构考虑的应是(C)。C．主存容量和编址方式D．主存频宽的确定6.最能确保提高虚拟存储器访问主存的命中率的改进途径是(D)。A．增大辅存容量B．采用FIFO替换算法并增大页面载7.静态流水线是指(C)。A．只有一种功能的流水线B．功能不能改变的流水线C．同时只能完成一种功能的多功能流水线D．可同时执行多种功能的流水线8.假设用软件方法在A计算机上实现B计算机的指令系统，则B称为(C)。A．仿真机B.宿主机C．虚拟机D.目标机9.计算机中优化使用的操作码编码方法是(D)。序排列是(B)。(1)．实际的应用程序方法(2)．核心程序方法(3)．玩具基准测试程序(小测试程序)(4)．综合基准测试程序A:(1)(2)(3)(4)B:(2)(3)(4)(1)C:(3)(4)(1)(2)D:(4)(3)(2)(1)中，提高软件功能实现的比例会(C)。A、提高解题速度B、减少需要的存贮容量C、提高系统的灵活性D、提高系统的性能价格比B.CPI由运行在计算机系统上的应用程序决定C.CPI由计算机的结构和应用程序共同决定DCPI时钟周期决定13.以下不属于计算机性能公式的变量是(D)A.ICB.时钟周期C.CPID.MIPS.未曾实现的商业计算机结构类型是(C)A.SISDB.SIMDC.MISDD.MIMDA.指令级并行技术已经发展到极限BCPUD.上述理由全部正确A.SISDB.SIMDC.MISDD.MIMD17.以下不属于Flynn体系结构类型的是(C)A.SISDB.SIMDC.SIMTD.MISDIB.CPI由运行在计算机系统上的应用程序决定C.CPI由计算机的结构和应用程序共同决定19.与存储器-存储器结构指令集结构相比,寄存器-寄存器结构(D).A.CPI大B.完成同一个算法需要的指令数更少C.指令的功能更复杂D.固定长度的指令编码方式CPU=y×时钟周期×CPI,此处y是(B)timeC.包括访问存缺失在内的指令平均执行时间D.每个周期内执行的指令数21.RISC与CISC不同处有(C)C.RISC指令数量少B.CISC指令效率高D.以上说法均错误C.存储器-存储器D.以上说法均错A.提高吞吐率B.降低吞吐率C.降低响应时间D.增加响应时间24.流水线通过哪种方式提高系统的性能(C)A.减少指令的响应时间B.消除指令相关25.恶化流水线的处理器性能的原因是(D)A.流水线每级处理时间不同B.连续的指令间的相关C.流水线的结构相关D.以上全部正确A.提高吞吐率和不改变响应时间B.提高吞吐率和降低响应时间C.降低吞吐率和降低响应时间D.提高吞吐率和增加响应时间A.k+n-1B.nk+1C.kD.以上说法全部错误28.关于静态指令调度和指令动态调度说法错误的是(C)A.编译器相比于硬件有更多的时间处理复杂的调度算法B.编译器静态调度的前提是假设指令间存在比时间更复杂的冲突C.编译器静态调度需要比动态调度更多的关于冲突的精确历史数据D.以上说法都错误29.保留站项在流水线的哪一级释放(A)A.写结果B.发射C.执行D.确认A.数据和指令存在在不同的存储器。B.每个核的指令不同但数据共享C.存储器的方法模式不同D.减少指令和数据访存的冲突B.等价于一个多组1路组相联CACHEC.等价于一个1组多路直接映像CACHE32.关于强制性不命中说法正确的是(A)A.块第一次被访存所以不在CACHE中.C.因为采用组相联和直接映像所以发生冲突被替换掉载载D.以上说法全错33.在采用单流水线、顺序执行和顺序提交结果的处理器中，那种情况会导致数据冒险(C)A.写后写B.读后写C.写后读D.读后读34.为什么乱序执行的处理器采用顺序方式提交指令执行结果?(D)C.纠正和恢复分支预测错误的现场D.A和C都正确35.在块替换策略中，采用替换最近很少使用方法的理由是(A)A.充分利用了程序的时间和空间局部性原理B.充分利用了程序的局部性原理C.充分利用了程序的空间局部性原理D.没用充分利用了程序的时间和空间局部性原理36.在4路组相联缓存中，一个新的块的位置被映像到(C)A.任何位置B.块地址与组数取余运算的结果选组号，然后固定在组中的固定位置C.块地址与组数取余运算的结果选组号，然后存放在组中的任何位置D.以上说法都不对37.关于最近20年内发生的事情说法正确的是(A)AB.存储器性能提高但处理器没有。D.处理器性能提高但存储器没有。38.相比于写直达发，写回法的优势在于?(A)A.减少存储器访存次数B.减少不命中的开销C.减少命中时间D.降低缺失率39.假设指令的处理必须使用五个功能部件,这五个部件的执行时间分别为:10ns,8ns,10ns,10nsand7ns.如果使用流水线技术，流水线寄存器的时间开销为1ns，采用流水线与非流水线的加速比为(A)A.4.1B.5C.4.5D.340.下列说法错误是:(B)A.分支预测转移比预测分支不转移困难，因为需要提前指导分支转移目标指令的地址。B.预测分支转移和不转移的准确率都为50%。D.流水线的深度会增加分支预测错误的开销时间。载41.寄存器换名技术可以消除(D)A.第一级缓存的容量小于第二级缓存的容量B.第一级缓存的响应时间小于第二级缓存的响应时间C.第一级缓存的被访问次数小于第二级缓存的访问次数D.第一级缓存和第二级缓存都采用相同的地址映像方法43.假设指令的处理必须使用五个功能部件,这五个部件的执行时间分别为:10ns,8ns,10ns,10nsand7ns.如果使用流水线技术，流水线寄存器的时间开销为1ns，A.4.1B.5C.4.5D.344.为什么乱序执行的处理器采用顺序方式提交指令执行结果?(D)C.纠正和恢复分支预测错误的现场A.译码B.发射C.执行D.确认46.以下说法正确的是?(D)47.下列哪种地址映像方式不适合使用位预测技术(D)48.在监听协议中，那种情况下主存的信息不是最新的(C)A.对共享状态数据进行写操作后的写直达cachesC.写回caches有数据被标记为修改状态49.下列哪种技术并没用通过采用开发并行度方法提高系统的性能(B)A.增加流水线深度提高工作频率B.采用小缓存减少访存响应时间C.增加功能部件提高吞吐率D.采用多核处理器机器周期为2ns，后者与前者的加速比是(D)A.3B.2.5C.2D.0.551.流水线寄存器发射出一条加法指令，同时也没收到气泡和停顿信息停顿信号，此时在指XOR发射的是(A)AaddBxorC气泡D停顿Intsum=0;for(intj=0;j<1000;j++)sum=sum+arr[i]}下列那个变量利用了程序的空间局部性原理()和时间局部性原理(B)A.jB.sumC.elementsofarrD.以上都不正确53.在使用虚拟存储系统中,应用程序所使用的地址是(D)址共需(A)位。A.19B.18C.20D.以上都不对55.基本的MIPS整数流水线中，访存地址的计算发生在流水线的第(C)段。A.RISC的指令系统中指令条数较少C载方法，称之为(A．线性流水线A．线性流水线D调度D1.ADistributedMemoryMultiprocessorisalsocalledaSymmetricMultiprocessor多处理器(SMP)。(T)0.25%oftheexecutionoftheoriginalprogrammaybesequential(i.e.,non-parallelizable).non-parallelizable)。(T)of100%onthisbranch.假设一个条件分支之间的交替而不是采取每次执行时。一个一比特的二叔丁基对甲酚预测可能会对这个分支的错误预测率为100%。(T)nottakenthesecond1000times.Aone-bitBHTpredictorislikelytohaveperformancesimilartoacorrelatingbranchpredictoronthisbranch.预测可能是性能类似于相关分支预测在这个分支。(F)acktotheirpreviousvalues.与投机Tomasulo的算法,当一个分支预测错误,数据写入内存和寄存器文件的分支被回滚到之前的值。(T)byindependentthreadscomputingonprivatememories.单指令多数据(SIMD)计算模型计算的特点是独立的线程在私人记忆。(T)载(F)深度递归的时候，返回地址预测相当于误预测。8.Computerarchitecturedesignneedstoprovidesupporttocompiler.计算机体系结构设计需要为编译器提供支持。(T)9.IntheMIPSPipeling,'UpdatingthePC'iscompletedinEXstage.在MIPSPipeling,“更新电脑”是在前阶段完成。(F)10.ForforwardingyouneedonlylookatthedataavailableintheMEMstage.转发你只需要看数据在MEM阶段。(F)11.IntheMIPSpipeline,bothreadingandwritingtheregisterfilecanbedonelfwhilewritingisdoneinthesecondhalf.在下半年完成。(F)12.InTomasulo'salgorithmwithspeculation,instructionsmaycompleteoutoforder.与投机Tomasulo的算法说明可能完成的订单。(F)13.Thereorderbufferenablespreciseexceptionsandinterrupts.重新排序缓冲区支持精确的异常和中断。(T)14.Criticalwordfirstreducethecachemisspenalty.关键字首先减少缓存错过点球。(T)temporallocality.LRU(最近最少使用)替代政策工作因为项目展览时间局部。(T)access.分布式共享内存(DSM)多处理器通常有非一致内存访问。(T)andISA.计算机体系结构是打算覆盖硬件的三个影响组织和ISA。(T)18.Comparedwithmemory-memoryarchitecture,register-registerarchitecturehashigherCPI.与memory-memory架构相比注册登记体系结构具有较高的CPI。(F)19.ForforwardingyouneedonlylookatthedataavailableintheWBStage.转发你只需要看数据在白平衡阶段。(F)20.Datahazardrisewhenaninstructiondependsontheresultsofapreviouspipeline.数据风险上升,当一个指令的结果依赖于前一个指令的方式公开的重叠在管道的指令。(T)blocksizewillincreasethetagsizebyonebit.翻倍的结合性缓存不改变其整体能力或块大小将增加标签的大小。(T)22.TheMIPSCPUhasaRISCISA.(T)beexecutedinlessthanonecycle.CPI总是大于或等于1,因为一个指令不能被执行在不到一个周期。(F)clockrate.分裂的最短阶段五级管道将导致更高的时钟频率。(F)25.Thereare3typesofpipelinehazards:structure,data,andcontrolhazards.有3种管道危险:结构、数据和控制危害。(T)datawrittentomemoryandtheregisterfileasaresultofthatbrancharerolledbacktotheirpreviousvalues.与投机Tomasulo的算法,当一个分支预测错误,数据写入内存和寄存器文件的分支被回滚到之前的值。(T)27.Atwo-bitpredictorperformsbetterthanasinglebitpredictoreveniftheconditionalbranchisexecutedexactlyonce.低廉的预测性能优于单一位预测即使条件分支完全执行一次。(F)cacheofsizeN/2.2。(T)29.ACISCarchitecturehasafixedinstructionlength.CISC体系结构有一个固定的指令长度。(F)clockrate.载31.Datahazardsarecausedbyhardwareconflict.数据危害是由硬件引起的冲突。(F)32.MergingwriteBufferreducethecachemisspenalty.合并写缓冲减少缓存错过点球。(T)beexecutedinlessthanonecycle.CPI总是大于或等于1,因为一个指令不能被执行在不到一个周期。()of100%onthisbranch.假设一个条件分支之间的交替而不是采取每次执行时。一个一比特的二叔丁基对甲酚预测可能会对这个分支的错误预测率为100%。(T)寄存器重命名消除摊位由于流(战争)依赖性寄存器。(T)36.Adynamicbranchpredictorisalwaysbetterthanastaticone.一个动态分支预测总是比静态的好。(F)physicaladdresstranslations.转换后援缓冲区(tlb)缓存,虚拟地址到物理地址的翻译。(T)简答题(红色为A卷试题)答：①指令条数少、指令功能简单。确定指令系统时，只选取使用频度很高的指令，在此基础上补充一些最有用的指令(如支持操作系统和高级语言实现的指令)；②采用简单而又统储器，其他指令的操作都是在寄存器之间完成的；⑤大多数指令都采用硬连接逻辑来实现；2、MIPS机器五级流水线(哪五级，每级的功能)答：包括：取指令(IF)，指令译码/读寄存器(ID)，执行/有效地