xc3s400使用说明和实验指导

PAGE10PAGE10省 XC3S400V1.2嵌入式应用开发 结构布局 正面布 —系统概 二系统资 三.相关配 XC3S400V1.2J6J7引脚映射 SRAM引脚映射 原理图 PLD实验指 实验一按键控制LED实 一.程序位 二.实验过 —实验目 二实验说 预习内容 一．实验目 二．实验说 三．实验要 四．实验报告要 实验四VGA控制输出实 一.程序位 二.实验过 一.程序位 二.实验过 一.程序位 二.实验过 V1.2LogicCells:I/O141开发板上所有I/O经引出)DifferentialI/Opairs.62SystemGates:400KBlockRAM(kbits):288kSpeedGrade:4DedicatedMultipliers:16正面布背面布—系统概述一代串行配置XF02S。为了方便用户单独使用这块板（也就是作为背板插在自己的目标系统上使用），本。板上有一个JTAG插座，这是为了用户对JTAG口进行评估试验所设置。同时我们在板上设置了一个配置选二系统资源FPGA1个SD 将向不断推出模块，AD模块，。2512K×16BitSRAM，10ns，16Bit。三.1 XC3S400V1.2开发板1块2 LCD1620液晶1个3 串口线1根4 USB连线1根5 5V/1A开关电源1个6 8 9 XILINX线1根XC3S400V1.2J6J7HSNIOSV4.0HSNIOS6234579（见附页实验一按键控制LED实将key2led.bit到FPGA 实验二LCD显示实4. e 将LCD160到。这时候可以看见显示e 标准接口第1脚：VSS为地电源第2脚：VDD接5V正电源第3脚：V0为液晶显示器对比度调整端，接正电源时对比度最弱，接地电源时对比度最高，对比度过高时会产生“鬼影”，使用时可以通过一个10K的电位4RS为寄存器选择，高电平时选择数据寄存器、低电平时选择指令寄存器。第5RW为读写信号线，高电平时进行读操作，低电平时进行写操作。当RSRW者显示地址，当RSRWRSRW6脚：E端为使能端，当E端由高电平跳变成低电平时，液晶模块执行命令。第7～14脚：D0～D7为8位1602液晶模块内部的字符发生器（CGROM)已经了160个不同的点阵字符图形，如表1所示码，比如大写的英文字母“A”的代码是0100_0001B（41H），显示时模块把地址41H来，我们就能看到字母“A”三设计提示实验三BCD七段显示译实将SEG7DISP.BIT到FPGA.板上的数码管显示0－F，LED1-LED4显示BCD码LED段为a,b,c,d,e,f,g,Dp。它们的关系表格如下：下图为译逻辑图，请按图进行连线。其中A，B，C，D接拨号开关，a，b，c，d，e，f，g，dp和使能端AN（高电平工作）接数码显示接口，管脚映射均为I/O三．实验要求用VerilogHDL234射按要求进行，在数码管上显示译码后的数字；5、查看资料，描述七段译的工作原理；实验 VGA控制输出实 本次实验要求用verilogHDLVGA控制显示器来显示已经编写好的程序里面的颜色。若要显示器正常工作首先要了解VGA知道CRT显示器的工作原理，另外还要掌握VGA端口输出信号的时序关系。VGA端口 000000001010011100101110111向是从上向。如下图一水平方向为例所示，只有当电子沿正方向流的时候（即从左向右，从上向下）显ABCDE1Fh=OPQRS4-Fv=实验五PS2鼠标控制实验六乒乓球游戏实FPGA实验七鼠标VGA显示控FPGAVGA显示器上面显示一个十字标记在显示器中心。可以通过鼠标控制十字标记的移动，板上面的K0,K1,K2可以改变背景。实验七RS232串口数据一 实验目在数据输出过程中，CPU（并行地）送入“数据输出寄存器”，“数据输出寄存器”的内容传输到“发送移位寄存器”，然后由“发送移位寄存器”移位，把数据1位1位地送到外设。“发送移位寄存器”的移位速度由“发送时钟”确定。接口中的“控制寄存器”用来容纳CPU送给此接口的各种控制信息，这些控制能够完成上述“串<-->并”转换功能的电路，通常称为通用异步收发器”（UART：UniversalAsynchronousReceiverandTransmitter）。包括：双缓存发送数据寄存器，并行转串行装置，双缓存输入数据寄存器，串行转并行装置。RS232通讯协议基本结构起始位低，停止位高1设rxd2=rxd1；”当16rxd1==0r