计算机组成原理讲义运算器

计算机组成原理讲义运算器第一页，共四十八页，2022年，8月28日本讲内容加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算第二页，共四十八页，2022年，8月28日加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算第三页，共四十八页，2022年，8月28日1.1加减法运算机器实现原则（以定点整数为例说明）［X］补与［－X］补若则第四页，共四十八页，2022年，8月28日1.1加减法运算机器实现加法单元（全加器）AiBiCiCi+1Si第五页，共四十八页，2022年，8月28日1.1加减法运算机器实现并行加法器－－串行进位串行进位的特点：进位串行传递进位延时较长第六页，共四十八页，2022年，8月28日1.1加减法运算机器实现并行加法器－－并行进位（或先行进位）并行进位的特点同时产生进位加法延时缩短实现相对复杂第七页，共四十八页，2022年，8月28日1.1加减法运算机器实现并行进位链第八页，共四十八页，2022年，8月28日1.1加减法运算机器实现并行进位加法器第九页，共四十八页，2022年，8月28日1.1加减法运算机器实现分组并行进位加法器（组内并行，组间传递）第十页，共四十八页，2022年，8月28日1.1加减法运算机器实现分组并行进位加法器（组内并行，组间并行）第十一页，共四十八页，2022年，8月28日加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算第十二页，共四十八页，2022年，8月28日2.1无符号数乘法及其实现笔算分析1101×1011机器算法改进通过多次加法实现乘法每次加法均在上一次加法的结果(部分积)的基础上进行每完成一次加法，结果右移一位举例第十三页，共四十八页，2022年，8月28日2.1无符号数乘法及其实现算法推导（以定点整数为例）第十四页，共四十八页，2022年，8月28日2.1无符号数乘法及其实现变成分步算式：第十五页，共四十八页，2022年，8月28日2.1无符号数乘法及其实现逻辑实现逻辑部件加法器Adder被乘数寄存器M乘数寄存器Q（乘积低位部分）累加器A（部分积，乘积高位部分）控制逻辑数据通路AdderMAdderAAAdderAShrA,QShrQ,Qn-1A0第十六页，共四十八页，2022年，8月28日2.1无符号数乘法及其实现逻辑实现结构图第十七页，共四十八页，2022年，8月28日2.2补码乘法及其实现补码乘法规则乘积的补码＝被乘数的补码×乘数的真值问题与约束参加运算的操作数本身是补码形式机器中不能直接表示真值必须寻求一种直接利用操作数补码进行运算来实现补码乘法的算法结果要求直接是补码形式第十八页，共四十八页，2022年，8月28日2.2补码乘法及其实现（一位比较法，又称一位Booth法）补码表示与真值的关系比较法算法推导（以定点整数为例）第十九页，共四十八页，2022年，8月28日2.2补码乘法及其实现（一位比较法，又称一位Booth法）变成分步算式：第二十页，共四十八页，2022年，8月28日2.2补码乘法及其实现（一位比较法，又称一位Booth法）算法规则比较乘数相邻的两位：Qi和Qi-1Qi

Qi-1=00或11，上一次部分积直接右移一位形成新的部分积Qi

Qi-1=01，上一次部分积加上被乘数补码后右移一位形成新的部分积Qi

Qi-1=10，上一次部分积减去被乘数补码后右移一位形成新的部分积重复n次。对于n位数的一位比较法，需要执行n次加法运算和n次移位运算。举例第二十一页，共四十八页，2022年，8月28日2.2补码乘法及其实现（一位比较法，又称一位Booth法）流程图第二十二页，共四十八页，2022年，8月28日2.2补码乘法及其实现（一位比较法，又称一位Booth法）逻辑实现采用两位符号位（为什么？）加法器ADDER（n+1位）累加器A（n+1位），保存部分积，最后保存乘积高位部分被乘数寄存器M乘数寄存器Q，最后保存结果低位部分计数器Counter，对运算次数计算触发器，控制逻辑等第二十三页，共四十八页，2022年，8月28日2.2补码乘法及其实现（一位比较法，又称一位Booth法）数据通路及微操作控制信号P0：ShrA,ShrQ,Qn-1A0P1：ADDAP2：ADDMP3：ADDNOTMP4：CounterCounter-1P5：AADD

第二十四页，共四十八页，2022年，8月28日2.2补码乘法及其实现（一位比较法，又称一位Booth法）实现结构图第二十五页，共四十八页，2022年，8月28日2.2补码乘法及其实现（二位比较法）二位比较法在一位比较法的基础上，对算法进行改进，每次比较乘数相邻的3位，根据不同的组合，对部分积进行不同的加减运算，然后对结果右移2位，形成新的部分积。算法推导如下：1位比较法2位比较法第二十六页，共四十八页，2022年，8月28日2.2补码乘法及其实现（二位比较法）算法规则比较乘数相邻的3位：Qi+1、Qi和Qi-1Qi+1Qi

Qi-1=000或111，A1/4AQi+1Qi

Qi-1=010或001，A1/4(A+M)Qi+1Qi

Qi-1=110或101，A1/4(A-M)Qi+1Qi

Qi-1=011，A1/4(A+2M)Qi+1Qi

Qi-1=100，A1/4(A-2M)重复n/2次(n为偶数）或（n+1)/2次（n为奇数)。n为奇数时,最后一次采用1位比较法算法.采用3位符号位(Why?)第二十七页，共四十八页，2022年，8月28日2.3阵列乘法器基本思路利用若干全加器，完全由硬件直接计算乘法结果以4位无符号数为例第二十八页，共四十八页，2022年，8月28日2.3阵列乘法器实现电路第二十九页，共四十八页，2022年，8月28日2.3阵列乘法器总结：对于n位的阵列乘法，需全加器n(n-1)个最长路径2(n-1)个全加器延时最后的串性进位可采用先行进位加法器第三十页，共四十八页，2022年，8月28日加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算第三十一页，共四十八页，2022年，8月28日除法运算的特点结果分为两个部分：商和余数。余数分为真余数和假余数，规定余数符号与被除数相同为真余数。由于机器数表示范围的限制，除法开始时，应该先判断除法是否可能造成溢出，即除法的商值是否能在表示范围之内。除法运算的基本思路：从被除数中试减除数，通过判断余数的真假（是否够减）来决定商的值。除法溢出的条件B:2n位被除数（包括符号位）A:n位除数Q:n位商R:n位余数

第三十二页，共四十八页，2022年，8月28日3.1原码除法（以定点整数正数为例）－－恢复余数法算法推导第三十三页，共四十八页，2022年，8月28日3.1原码除法（以定点整数正数为例）－－恢复余数法上式写成分步运算：其中R0，R1等是每一步运算后的余数，均应为真余数。通过分析Ri确定每一位商的qi取值。第三十四页，共四十八页，2022年，8月28日3.1原码除法（以定点整数正数为例）－－恢复余数法确定商的规则分析第三十五页，共四十八页，2022年，8月28日3.1原码除法（以定点整数正数为例）－－恢复余数法溢出判断规则分析第三十六页，共四十八页，2022年，8月28日3.1原码除法（以定点整数正数为例）－－恢复余数法恢复余数法运算规则（1）判断溢出：被除数B左移一位后减除数。若余数为正则溢出，停止运算；否则商

Qn-1=0，恢复余数。（2）余数左移一位，减除数，若余数为正，则商1，余数为真余数；否则商0，余数为假余数，恢复余数。

（3）重复（2）步直至最后一位举例001011010111第三十七页，共四十八页，2022年，8月28日3.2原码除法－－加减交替法算法：对恢复余数法的算法进行改进第三十八页，共四十八页，2022年，8月28日3.2原码除法－－加减交替法加减交替法运算规则（1）判断溢出：被除数B左移一位后减除数。若余数为正则溢出，停止运算；否则继续。（2）若余数为负，商0，然后余数左移一位加除数，形成新的余数；若余数为正，则商1，然后余数左移一位减除数，形成新的余数。（3）重复（2）步直至最后一位。（4）如果最后一次的商为0，要恢复余数，即在最后的余数上加上除数。第三十九页，共四十八页，2022年，8月28日3.2原码除法－－加减交替法加减交替法逻辑实现采用两位符号位加法器ADDER（n+1位）累加器A（n+1位），被除数高位部分，最后保存余数除数寄存器M商寄存器Q，同时是被除数低位部分计数器Counter，对运算次数计算触发器，控制逻辑等第四十页，共四十八页，2022年，8月28日3.2原码除法－－加减交替法数据通路及微操作控制信号P0：ShlA,ShlQ,A0

Qn-1P1：ADDAP2：ADDMP3：ADDNotMP4：CounterCounter-1P5：AADD

第四十一页，共四十八页，2022年，8月28日3.2原码除法－－加减交替法逻辑结构图第四十二页，共四十八页，2022年，8月28日3.3补码除法（加减交替法）要求参加运算的操作数是补码形式得到的商和余数直接是补码形式运算规则第四十三页，共四十八页，2022年，8月28日3.3补码除法（加减交替法）规则说明商的修正第四十四页，共四十八页，2022年，8月28日加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算第四十五页，共四十八页，2022年，8月28日4.1浮点数的运算与实现浮点数的加减法运算规格化对阶（小阶向大阶对齐）尾数加减运算结果规格化结果溢出问题浮点数的乘除法运算乘法：阶码相加，尾数相乘，结果规格化。除法：阶码相减，尾数相