数字式频率计论文

-.z课程设计说明书〔论文〕课程名称：数字电子技术设计题目：数字式频率计-.z数字式频率计的设计前言摘要：频率在电子技术中是最根本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中数字计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计是一种数字显示的测量频率的仪器。它不仅可以测试数字电路中的方波信号，还可以测量正弦信号和多种物理量的变化频率，诸如电机转速、发光体的闪光次数、机械振动次数等，这些物理量需经光电耦合传感器件或经相关的传感器先转变成周期变化的信号，然后用频率计测量单位时间内信号的变化次数，再用数码显示出来。因此，它是一种测量*围较广的通用型数字仪器。本文阐述了设计了一个简单的数字频率计的过程。关键词：频率计，逻辑控制，计数-锁存设计要求1.任务：设计一个数字式频率计。2.根本要求：〔1〕被测信号为TTL脉冲信号。〔2〕显示的频率*围为00~99Hz。〔3〕测量精度为1Hz。〔4〕用LED数码管显示频率数值。3.扩展要求：〔1〕输入信号为正弦信号、三角波，幅值为10mV。〔2〕显示的频率*围为0000~9999Hz。〔3〕提高测量的精度至0.1Hz一．根本原理频率是指单位时间(1s)内信号振动的次数。从测量的角度看，即单位时间测得的被测信号的脉冲数。被测信号送入通道，经放大整形后，使每个周期形成一个脉冲，这些脉冲加到主门的A输入端，门控双稳输出的门控信号加到主门的B输入端。在主门开启时间内，脉冲信号通过主门，进入计数器，则计数器记得的数，就是要测的频率值。如果主门的开启时间为Ts，计数器累积的数字为N，则被测的频率为：图1.1频率测量原理设计框图如下：图1.2频率计总体框图系统组成2.1时基电路本局部电路由555芯片组成，作用是提供用于测量单位时间(1s)，即闸门信号的开启时间。同时产生209的方波信号下降沿激发锁存器的锁存信号，再由该信号激发计数器的计数信号。图2.1时基电路2.2放大整形电路本局部电路由三极管放大电路和门电路组成。作用是将正弦波或三角波输入信号整形成同频率方波，测试信号通过通过三极管放大电路进展放大，使微弱信号到达可测量的幅度。经过放大整形后的方波送到闸门以便计数。图2.2放大整形电路2.3逻辑控制电路本局部电路由单稳芯片和门电路组成。作用是提供计数器的计数信号和锁存器的锁存信号。各局部信号逻辑关系如下图。其中：A为被测信号；B为时基信号，秒脉冲；C为锁存器送数信号；D为计数器清零信号；E为计数器计数脉冲信号。图2.3各局部波形逻辑关系2.4闸门电路本局部电路由与门组成，该电路有两个输入端和一个输出端，输入端的一端，接门控信号，另一端接整形后的被测方波信号。闸门是否开通，受门控信号的控制，当门控信号为高电平“1〞时，闸门开启；而门控信号为低电平“0〞时，闸门关闭。显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。图2.4逻辑控制及闸门电路2.5计数锁存电路本局部电路由计数器、锁存器组成。其中计数器按十进制计数。如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，只有在计数器停顿计数时，显示器上的显示数字才能稳定，所以，在计数器后边必须接入锁存器。锁存器的工作是受单稳态触发器控制的到。门控波形的下降沿，使单稳态触发器1进入暂态，单稳态1暂态的上升沿作为锁存器的锁存(使能)脉冲。锁存器在锁存脉冲作用下，将门控信号周期内的计数结果存储起来，并隔离计数器对译码显示的作用。2.6显示译码电路本局部电路由译码器和显像管组成。在锁存器将门控信号周期内的计数结果存储起来情况下，把所存储的状态送入译码器进展译码，在显示器上得到稳定的计数显示。图2.5计数锁存及显示译码电路电路设计及局部仿真基准时钟设计采用555多谐振荡电路，输出方波周期为：T=0.7×〔RP+R1+2R2〕C;可调电阻RP=0—100KΩ，输出方波的周期T=0.75s—1.575s，占空比D==68.8%—82.67%。采用Multisim10软件进展仿真，仿真原理图：图3.1555多谐震荡电路的仿真仿真结果：图3.2555多谐震荡电路的仿真波形整形放大电路的设计用于非矩形波信号频率的测量。通过频率放大电路后，非矩形波可转化为矩形波，且其频率保持不变，即到达了测量任意波形信号频率的测量的扩展目的。仿真原理图：图3.3整形放大电路的仿真逻辑控制电路采用74LS123集成芯片，其功能表如下：图3.4整形放大电路的仿真采用1Q~ 与2A相连，比1Q与2A相连精度更高，因为1Q将产生20ms宽的脉冲信号，控制清零的信号产生一定的延迟，在测量频率相对较高的信号时建会产生一定的误差。仿真原理图：图3.5逻辑控制电路的仿真图锁存信号与时基信号逻辑关系图图计数信号与时基信号逻辑关系图3.4闸门电路采用2/5分频十进制加法计数器74LS90，四片级联可扩展测量*围到1——9999Hz，R91、R92端置零，R01、R02单稳态触发器输出的控制段相接，起到给计数器清零、为下一周期的计数做准备的作用。3.5计数锁存局部的设计采用74LS273，一端与74LS90输出端相连，另一端与74LS47输入端相连，起到锁存数据，数码管一直显示当前频率的作用。时钟控制信号CP由单稳态触发器输出端1Q给出，起到“刷新数据〞的作用。3.6数码显示局部由7段数码管和译码电路74LS47构成，连接情况见电路。图3.7显示译码电路的仿真电路实现下面给出实际电路连接图。连接后，手动控制闸门电路的一个输入作为清零端。讲信号发生器的输出端接在整形放大电路的输入端。约半秒钟后显像管显示出当前频率，误差在Hz以内。总结与致谢经过了此次数字电子技术课程设计实验的磨练，我对电子电路的工作原理、状态以及检查电路有了更深层次的认识。虽然学校也曾开过模拟电子、数字电子实验课程，不过都没有像这次课设一样充分发挥了自己的创新探索以及解决问题的能力。在电路的调试过程中，出现许多意料之外的问题，譬如接错管脚、线搭错位置、电容极性接反以及电阻阻值不当等等，这在以前的实验中很少出现，都需要一遍遍仔细检查前方可把故障排除。下面简单总结一下实验设计过程中出现的问题。1.要对整体电路有足够的把握。这就要求对各部份电路的原理以及它们之间的关系有充分的了解。比方，我们组首先选择完成的是555多谐振荡电路，因为这局部电路为时序电路提供基准时钟脉冲，并且相比照拟独立。之后完成的是逻辑控制电路，然后依次是计数器、锁存器、译码器、数码管。在调试上述电路过程中，先拿信号源发出与放大整形电路理论输出一致的方波进展调试。在调试完上述过程后，最后调试放大与整形电路，由于放大与整形电路这局部电阻值需要根据实际情况调整，调试过程相对有些难度，所以放到最后一个步骤来做。这样最终才能又快又准的完成任务。2.如果要检验设计电路的正确性，就必须要仿真。此实验采用的仿真软件是Multisim10。由于Multisim软件中并没有提供74LS123等集成单稳芯片，所以只好采用基于555的单稳电路来代替。但由于芯片参数过多给仿真带来了很大麻烦。只能各局部分别进展。所以在仿真过程中，可以适时的用函数信号发生器来代替前一局部电路的输出作为鼓励，这样可减少仿真步骤，并且也能保证仿真的准确性。3.在调试过程中，遇到的问题最多。在调试555产生的多谐振荡信号时，由于忘记电解电容有极性，再加上对示波器运用得不熟练，没有将耦合方式调整为DC，导致反复进展了很屡次电路修改仍然不能产生矩形波。再如调试计数器、锁存器、译码器、数码管整个局部时，由于数根导线接错位置，导致在检查数遍后才显示频率。最后就是放大电路的调试。这局部用了相当多的时间才完成，其原因是三极管的放大倍数与理想值不符。为了使静态工作点的直流偏置电压与放大后的交流信号叠加后，高电平大于2v，低电平小于0.8v，我们组采用调整基极电阻Rc的方法，最终当为左右时，能到达输入信号幅值为10mv时经放大整形后出现脉冲并最终显示频率。这样才宣告整个电路调试完成。在我们实验小