实验三时序逻辑电路_第1页
实验三时序逻辑电路_第2页
实验三时序逻辑电路_第3页
实验三时序逻辑电路_第4页
实验三时序逻辑电路_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验三时序逻辑电路第1页/共12页实验三、时序逻辑电路一、实验目的

1.掌握D、JK触发器的逻辑功能和使用

2.掌握中规模集成计数器74LS161、74LS90

的逻辑功能和使用方法。

3.掌握用触发器和中规模集成电路构成任意进制计数器的方法。第2页/共12页二、实验原理1、集成触发器集成D触发器74LS74是双D触发器器件，它的翻转时刻是在CP的上升沿，管脚如图D触发器特征方程:Qn+1=DCP↑集成JK触发器JK触发器的特征方程：Qn+1=JQn+KQnCP↓第3页/共12页2、74LS161四位二进制同步计数器第4页/共12页第5页/共12页3、用74LS161构成六进制计数器

第6页/共12页4、74LS90功能管脚图:第7页/共12页将二进制和五进制计数器级联可构成十进制计数器：

计数器的输出端QDQCQBQA为8421BCD码十进制计数器计数器的输出端QAQDQCQB为5421BCD码十进制计数器。第8页/共12页第9页/共12页三、实验内容用D触发器（74LS74）设计一个三进制同步加法计数器，用示波器观察波形。以下实验内容2和3任选一个:2.用74LS161设计一个任意进制计数器，并用数码管显示。（1）用异步清零法实现6进制计数器（2）用同步置数法实现8进制计数器用74LS90完成6进制和10进制计数器第10页/共12页实验报告要求⒈画出用D触发器组成的三进制计数器的电路图。

2.画出用两种不同方法组成的6进制、8进制完整电路图（包括分频器）。

3.用坐标纸对应时间轴，画出6进制计数器CP、Q0、Ql、Q2、Q3五个波形的波形图，标出周期，并比较它们的相位关系。

4.说明同步计数器和异步计数器的区别是什么？

5.比较反馈同步置数法和异步清零法各自的优缺点。

6.总

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论