单片机小系统及片外扩展详解

单片机小系统及片外扩展详解演示文稿当前1页，总共24页。优选单片机小系统及片外扩展当前2页，总共24页。图8－2589C51扩展的并行三总线图8－2689C51地址总线扩展电路当前3页，总共24页。由89C51P0口送出的低8位有效地址信号是在ALE(地址锁存允许)信号变高的同时出现的，并在ALE由高变低时，将出现在P0口的地址信号锁存到外部地址锁存器74HC373中，直到下一次ALE变高时，地址才发生变化。当前4页，总共24页。8.2.1片外三总线结构所谓总线，就是连接系统中各扩展部件的一组公共信号线。按照功能，通常把系统总线分为3组，即地址总线、数据总线和控制总线。89C51单片机的片外引脚可构成如图825所示的并行三总线结构，所有的外围芯片都将通过这三种总线进行扩展。当前5页，总共24页。1.地址总线地址总线(AddressBus,AB)用于传送单片机送出的地址信号，以便进行存储单元和Ｉ／Ｏ端口的选择。地址总线是单向的，只能由单片机向外发送信息。地址总线的数目决定了可直接访问的存储单元的数目。例如，n位地址可以产生2ｎ个连续地址编码，因此，可访问2ｎ个存储单元，即通常所说的寻址范围为2ｎ个地址单元。89C51单片机存储器扩展最多可达64KB，即2１６个地址单元，因此，最多需16位地址。当前6页，总共24页。2.数据总线数据总线(DataBus,DB)用于单片机与存储器之间或单片机与Ｉ／Ｏ端口之间传送数据。数据总线的位数与单片机处理数据的字长一致。例如，89C51单片机是8位字长，所以，数据总线的位数也是8位。数据总线是双向的，可以进行两个方向的数据传送。当前7页，总共24页。3.控制总线控制总线(ControlBus，CB)是单片机发出的以控制片外ROM、RAM和Ｉ／Ｏ口读／写操作的一组控制线。当前8页，总共24页。8.2.2系统扩展的实现1.以P0口作地址／数据总线此处的地址总线是指系统的低8位地址线。因为P0口线既用作地址线，又用作数据线(分时使用)，因此，需要加一个8位锁存器。在实际应用时，先把低8位地址送锁存器暂存，然后再由地址锁存器给系统提供低8位地址，而把P0口线作为数据线使用。实际上，单片机P0口的电路设计已考虑了这种应用需要，P0口线电路中的多路转接电路MUX以及地址／数据控制即是为此目的而设计的。当前9页，总共24页。2.以P2口的口线作高位地址线如果使用P2口的全部8位口线，再加上P0口提供的低8位地址，便可形成完整的16位地址总线，使单片机系统的寻址范围达到64KB。但实际应用系统中，高位地址线并不固定为8位，需要用几位就从P2口中引出几条口线。当前10页，总共24页。

除了地址线和数据线之外，在扩展系统中还需要一些控制信号线，以构成扩展系统的控制总线。这些信号有的是单片机引脚的第一功能信号，有的则是第二功能信号。其中包括：使用ALE作为地址锁存的选通信号，以实现低8位地址的锁存；以ＰＳＥＮ信号作为扩展程序存储器的读选通信号；以ＥＡ信号作为内、外程序存储器的选择信号；以ＲＤ和ＷＲ作为扩展数据存储器和Ｉ／Ｏ端口的读/写选通信号。执行MOVX指令时，这两个信号分别自动有效。当前11页，总共24页。可以看出，尽管89C51单片机号称有4个Ｉ／Ｏ口，共32条口线，但由于系统扩展的需要，真正能作为数据Ｉ／Ｏ使用的，就只剩下P1口和P3口的部分口线了。特别需要强调的是，程序存储器不应再采用外扩的方案。因为89系列单片机内有4～32KB的不同型号产品可供选择。如果课题需要功能更强的MCU，则可选择ADμC8××、C8051F×××和MAX7651等SOC芯片。关于程序存储器的扩展，本教程不作介绍。当前12页，总共24页。8.3扩展数据存储器由于89C51单片机片内RAM仅有128字节，当系统需要较大容量RAM时，就需要片外扩展数据存储器RAM，最大可扩展64KB。由于单片机是面向控制的，实际需要扩展容量不大，因此，一般采用静态RAM较方便，如6116(2K×8位)，6264(8K×8位)。如有特殊需要，可采用62256(32K×8位)，628128(128K×8位)等。与动态RAM相比，静态RAM无须考虑保持数据而设置的刷新电路，故扩展电路较简单；但由于静态RAM是通过有源电路来保持存储器中的数据，因此要消耗较多的功率，价格也较高。当前13页，总共24页。扩展数据存储器空间地址，由P2口提供高8位地址，P0口分时提供低8位地址和用作8位双向数据总线。片外数据存储器RAM的读/写由89C51的ＲＤ（Ｐ３.7）和ＷＲ(P3.6)信号控制。当前14页，总共24页。8.3.1常用的数据存储器芯片数据存储器用于存储现场采集的原始数据、运算结果等，所以，外部数据存储器应能随机读／写，通常由半导体静态随机存取存储器RAM组成。E２PROM芯片也可用作外部数据存储器，且掉电后信息不丢失。当前15页，总共24页。1.静态RAM(SRAM)芯片目前常用的静态RAM电路有6116、6264、62256、628128等。它们的引脚排列如图8－27所示。注：6264的26脚为高电平有效的片选端。图8－27常用静态RAM芯片引脚图当前16页，总共24页。其引脚功能如下：A0～Ai地址输入线，i=10(6116),12(6264),14(62256)。D0～D7双向三态数据线；ＣＥ片选信号输入线，低电平有效，当6264的26脚(CS)为高电平，且ＣＥ为低电平时。才选中该片；ＯＥ读选通信号输入线，低电平有效；ＷＥ写允许信号输入线，低电平有效；ＶＣＣ工作电源，电压为＋５Ｖ；GND线路地。这3种RAM电路的主要技术特性见表8－5。当前17页，总共24页。当前18页，总共24页。静态RAM存储器有读出、写入和维持3种工作方式，这些工作方式的操作控制如表8－6所列。当前19页，总共24页。8.3.2访问片外RAM的操作时序这里包括从RAM中读和写两种操作时序，但基本过程是相同的。这时所用的控制信号有ALE和ＲＤ(读)或ＷＲ(写)。P0口和P2口仍然要用，在取指阶段用来传送ROM地址和指令，而在执行阶段传送片外RAM地址和读／写的数据。当前20页，总共24页。1.读片外RAM操作时序89C51单片机若外扩一片RAM，则应将其ＷＲ引脚与RAM芯片的ＷＥ引脚连接，ＲＤ引脚与芯片ＯＥ引脚连接。ALE信号的作用即锁存低8位地址，以便读片外RAM中的数据。读片外RAM周期时序如图8－28(a)所示。当前21页，总共24页。图8－2889C51访问片外RAM操作时序图当前22页，总共24页。在第一个机器周期的S1状态，ALE信号由低变高①，读RAM周期开始。在S2状态，CPU把低8位地址送到P0口总线上，把高8位地址送上P2口(在执行“MOVXA，@DPTR”指令阶段时才送高8位；若是“MOVXA，@Ri”指令，则不送高8位)。ALE的下降沿②用来把低8位地址信息锁存到外部锁存器74HC373内③，而高8位地址信息一直锁存在P2口锁存器中。在S3状态，P0口总线变成高阻悬浮状态④。在S4状态，ＲＤ信号变为有效⑤(是在执行“MOVXA，@DPTR”后使ＲＤ信号有效)，ＲＤ信号使得被寻址的片外RAM略过片刻后把数据送上P0口总线⑥，当ＲＤ回到高电平后⑦，P0总线变为悬浮状态。至此，读片外RAM周期结束。当前23页，总共24页。2.写片外RAM操作时序向片外RAM写(存)数据，是89C51执行“MOVX@DPTR，A”指令后产生的动作。这条指令执行后，在89C51的ＷＲ引脚上产生ＷＲ信号的有效电平，此信号使RAM的ＷＥ端被选通。