数字电子技术基础习题解答第2章

2RR（4）A0.3V，BB，VB（5）A10kΩ电阻，BB端电压时，VB电位时应为多少伏？

BP2.（1）A（2）A、B10VD1D2截止，则V05V（3A（4）A0.3V，BBD1D2均导通，VB0.3V5

2.15V2P2.2（a电压vO的数值，并三极管都工作在什么状态。假定三极管导通以后vBE0.7V，电路参(a)(a)(b解:图1）当输入端空时：则VBE10V，三极管工作在截止状态，V010VVOH2)当输入端接有VI时利用定理将接到三极管基极发射极的外电路简化为等效RE串联的单回路，如图所示，其中VVVI10

205 205若VI0V，则VE25*52V，因此，三极管工作在截止状态，V0VOH5若 5V，则Vz5205*553BIVzB

2 mA 0.325mA

10

IBIBS图（b：1）V010VVOH

5320

，三极管工作在截止状态，2)当输入端接有VI时利用 电路RE串联的单回路，如图所示，其中VVVI10* R20*54K 20 20若V0V，则V10*208V，因此三极管工作在截止状态，V

5若 5V，则VE5205*205127V，因此三极管工作在截止状态，ACBDABCDY00001010011001110111110111110YAB(C方法

所 YCDY'CD

EB ABA

—ED(aABY000011101110YA图

Y'0CDABCDABE1,YY'ABCDE0,YT3 T4Y解：A0T’11T’2、T’3截止，YDE；A1，T’1YBCDEYADEABC 测量图P2.6的I2端得到的电压各为多少I1I1接低电平（0.3V；I1接高电平（3.2V；I151I110k20kΩ/V。2.6p2.6,此时V12相当于经100K

&V&V2.1V，所以1.4V，即（0.3V0.9V0.3V，即VB1钳制在2.1V，所以VI2VB1Vbe2.1V0.7V1.4V（把VI2钳制在1.4V）VI21.4V。0.7V0V，即2.1V，所以1.4V，即VI21.4VP2.7TTLROFF=700Ω，RON=2KΩ，分析各&1&

&&&&&&

&&

≥1≥1

&&

P2（a）（b）（c）（d）（e）（f）（g）（h）（i）图中，要使Y1ABY2ABR图中，β=20,RC=2K,要使Y1ABY2ABRB图中，β=30,RC=2K,要使Y1ABY2ABRB&1&1

AR

&

&解：a)VY1为高电平时，IOHmax*RVOHminR30.56(k;VY1为低电平时电流不流R。

,

(VIHRBR

RCRRB23.2(k

，

(30.7)0.54.6(k

I(50.7BRBBR

BIC RCRRB51.6(KP2.9所示电路中的门GMGMT4000GM输出的高、低电平符合VOH3.2V,VOL0.25V

IIS

IIH20AVOL

8mA,VOH3.2V时输出电流不超过400AIOL(max)8mAGM输出的VOL0.25V的要求，可以求得LNIOL(max)L

IOH(max)0.4mA时GM输出的VOH3.2VH IOH(max)H

综合以上两种情况，应选取N=20，固电路中门GM20111111. ..

&&&&&&..P2.10所示电路中的门GMGMT4000GM输出的高、低电平符合VOH3.2V,VOL0.25V有门电路的输入电流IIS

IIH20AVOL

时输出电流不超过8mA,VOH3.2V时输出电流不超过400AIOL(max)8mAGM输出的VOL0.25VLNIOL(max)L

IOH(max)0.4mAGM输出的VOH3.2VH IOH(max)H

2

综合以上两种情况，应选取N=10，故电路中门GM10在图P2.11所示的TTL电路中，能否实现规定的逻辑功能？其连接有无错误？错

B

（a）（b）（c）（d）D10mA，试问应选用(a)、(b)中的哪一个RD&DR&RD&DR&

解：应选（a）因为VIH3.6V，VOL0.3V10mA。所以只要选R就能使时发光二极管D导通并发光。&&

&

（a）能能YDABCDY00010011010101111001101011011110

RR

&

AB

&

&

&& &&

1▽1▽▽1 C（a）

图Y1ABCDAB

不正确R应接在输出端与VCC不正确TTL

Y4

Y5ACP2.16RLG1G2G3是T4000OC输出管截止时的漏电流

100AVOL0.4V时允许的最大负载电流ILM

8mAG4,G5,G6为T4000IIS0.4mAIIH20AOC门的输出高、低电平应满足VOH3.2V，VOL0.4VR&

&&&

&

&VCC

5RL(min)

830.4 VCCVOH

5 K5K

30.13P2.17(a)TTLUOH=3V，输出的低电平UOL=0.3V，输入A、B、CP2.26（b）所示，试画出Y的波形图。

A&BCA&BC1BC图

C=0B,所以此时YABABC=1YAC=0C=1时的两个输出逻辑表达式可以画出YABCYP2.18所示三态门和TG（1）BL1ABL1通过R接VCCBTGL2AB为高电平时TG门输出高组态L2R接地（2）Ot CMOSTTL电路相比其优点有哪些？TTLCMOS器件之间的连接要注意哪TTLCMOS（１）CMOSTTL功耗较大。（２）COMS的逻辑电平范围比较大（5～15V）TTL只能在5V下工作。（３）CMOS的负载噪声容限大、性强，TTL则相差小，能力差（4）在带同类门负载的情况下CMOS门电路扇出系数较大。TTLCMOS器件之间的连接要注意：驱动门的VOH(min)负载门的VIH(min)驱动门的VOL(max)负载门的VIL(max)

OH

负载门的

IH(总)（4）驱动门的IOL(max)负载门的

。)。IL(总TTL电路的OCCMOS（1）T5TTL电路（2）TTLOCOCT5的集电极是断开的，实际上这种电或０，…（４）CMOSCMOS门电路的输出端直接并联使用，当CMOS门电路的输出端是不允许直接并联使用的。CMOS门电路的输出端是可以直接并联使用的。，或０，…ＥＮｍ＝１（CMOS门&P2.21CMOS&&&

1

1

)

5V&&

&P2&解（a）Y1=1 1111

11 （a）Y1（13（23（33（4）或与非门Y(AB)C)979（1）

或与非门Y(AB)C))CMOSTTL门电路？&&R&F

RR（1）Y1ABCDEFABCDEF(b)CMOSY2ABCDEFABCDEFABCDE（2）TTL门电路。74VOH

0.4V,VIH

VNL

)CMOS

VNL30%VDD1.5VP2.25c的高、低电平，并说明接口电路参数的选择是否合理。CMOSVDD=10VVOH=9.95V、VOL=0.05V200。TTLIIH20A，低&&（1）CMOS VOHVBE 510.2

1VCC

15

C C

2IIL)30

20.4)mA

可见，IB＞IBS,故三极管处于饱和导通状态，因此得到VCVCE(sat)VCVCC4IIHRC(540.022)VVOL0.3V8mA，TTL与非门在截止(T5管截止)时有50A的&图（1）CMOS或非门输入端的电压满足VIH4V时，TTL50uA的漏RL的最大允许值。此时应满足

VCC

54K(2)CMOS或非门输入端的电压满足VIL0.3V时，TTL与非门的最大8mARL的最小允许值。此时应满足

50.3K4.7K RB0.59KRL(

A