![2011数字逻辑综合练习_第1页](http://file4.renrendoc.com/view/b6a0fa26ccf9df3cdb41f844c52b43de/b6a0fa26ccf9df3cdb41f844c52b43de1.gif)
![2011数字逻辑综合练习_第2页](http://file4.renrendoc.com/view/b6a0fa26ccf9df3cdb41f844c52b43de/b6a0fa26ccf9df3cdb41f844c52b43de2.gif)
![2011数字逻辑综合练习_第3页](http://file4.renrendoc.com/view/b6a0fa26ccf9df3cdb41f844c52b43de/b6a0fa26ccf9df3cdb41f844c52b43de3.gif)
![2011数字逻辑综合练习_第4页](http://file4.renrendoc.com/view/b6a0fa26ccf9df3cdb41f844c52b43de/b6a0fa26ccf9df3cdb41f844c52b43de4.gif)
![2011数字逻辑综合练习_第5页](http://file4.renrendoc.com/view/b6a0fa26ccf9df3cdb41f844c52b43de/b6a0fa26ccf9df3cdb41f844c52b43de5.gif)
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
'..1.下列电路中属于数字电路的是(D)。A.差动放大电路B.集成运放电路DA.01010101B.10000101C.10111011D.111010113.表示任意两位十进制数,需要(B)位二进制数。A.6B.7C.8D.94.n个变量可以构成(C)个最大项。A.nB.2nC.2nD.2n-15.下列触发器中,没有约束条件的是(C)。6.组合逻辑电路中的险象是由于(C)引起的。A.电路未达到最简B.电路有多个输出CD门类型不同7.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的A.状态数目更多B.状态数目更少CD一定更少9.标准与或式是由(B)构成的逻辑表达式。'..A.与项相或B.最小项相或CD.或项相与10.(B)的输出端可以直接相连,实现线与。ATTLB.集电极开路TTL与A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=012.设计一个五位二进制码的奇偶位发生器电路(偶校验码),需要(C)A.2B.3C.4D.5A.AB.C.0D.114.ABC+AD在四变量卡诺图中有(D)个小格是“1”。A.13B.12C.6D.515.八路数据分配器,其地址输入(选择控制)端有(C)个。17.一位十进制计数器至少需要(B)个触发器。C.5D.10C和E,则最简状态表中只含(A)个状态。.A.2C.1B.3D.4A.4B.8A.00B.11C.01D.1022.GAL器件是指(C)C列逻辑D.现场可编程门阵列1.组合电路是指(B)组合而成的电路。A.触发器B.门电路C.计数器D.寄存器2.EPROM的与阵列(A),或阵列()。4.双向数据总线可以采用(B)构成。A.译码器B.三态门C.与非门D.多路选择器5.同步时序电路设计中,状态编码采用相邻编码法的目的是(D)。A.减少电路中的触发器B.提高电路速度C.提高电路可靠性D.减少电路中的逻辑门6.设计一个8421码加1计数器,至少需要(B)个触发器。'.'..A.3B.4C.6D.107.三极管作为开关时工作区域是(D)。A饱和区+放大区B.击穿区+截止区CD.饱和区+截止区8.(A)触发器不可以用来构成移位寄存器。D9.余三码对应的2421码为(C)。A.01010101B.10000101C.10111011D.1110101111.要使J-K触发器在时钟作用下的次态与现态相反,J和K的取值应为A.00B.11DB(C)构成的。A.与或门B.或非门CD.D触发器14.F(A,B,C)的任意两个最小项之积=(A)。A.0B.1C.ABCD.ABCC)是触发器对CP脉冲进行计数,即触发器在逐个CP脉冲的作A.原始状态B.翻转.C.计数状态D.空翻A.1B.2C.3D.4A.4B.1618.下列物理量中,不属于数字量的有(B)。A.开关状态B.温度C.机械钟上的时间D.指示灯状态19.表示任意两位十进制数,需要(B)位二进制数。A.6B.7C.8D.9B(C)构成的。A.与或门B.或非门CD.D触发器A.ABCB.A+B+C23.欲对全班53个同学以二进制代码编码表示,最少需要二进制的位数是(B)。A.5B.6C.10D.5324.或非门构成的基本RS触发器,输入端SR的约束条件是(A)。A.SR=0B.SR=1'.'..A.保持原态B.置0C1D.翻转A.1C.QnB.0是(C)。A.F=A_AB1110028.74LS160十进制计数器它含有的触发器的个数是(C)。B29.主从触发器的触发方式是(C)。A.CP=1B.CP上升沿C.CP下降沿D.分两次处理30.以下哪一条不是消除竟争冒险的措施(B)。A.接入滤波电路B.利用触发器C.加入选通脉冲D.修改逻辑设计31.下图中输出F=的电路是(D)。A.1B.2C.3D.4A.101101101B.1C.1D.0A.mi=MiB.mi=Mi 1.二进制数对应的八进制数为(),十进制数为()。2.全加器是一种实现两个一位二进制数以及来自低位的进位相加,产生(本位和)及(向高位的进位)功能的逻辑电路。3.数字逻辑电路可分为(组合逻辑电路)和(时序逻辑电路)两大类。4.逻辑门电路的输入端个数称为它的(扇入)系数,门电路带同类门数量的多少称为它的(扇出)系数。5.设计多输出组合逻辑电路时,只有充分考虑(输出电路的共享部分),才能。7.在数字逻辑中,变量的取值不表示(数值大小),而是指(两个状态)。和(修改逻辑设计)三种。9.时序逻辑电路按其状态改变是否受统一时种信号控制,可将其分为(同步时序逻辑电路)和(异步时序逻辑电路)两种类型。11.逻辑代数的三条重要规则是指代入规则、(对偶规则)和(繁衍规则)。连接起来构成的。102102 '.'.. 储。 储101625.十进制数(0.7875)转换成八进制数是,十六进制数(1C4)10162.双稳态触发器的基本特征是什么?⑴将函数移植到卡诺图上.2AB12ROM电路逻辑功能。所示电路4.分析下图所示电路'.'..③要求采用最少门电路,画出满足该波形图的逻辑电路图。7.设计一个“1101”序列检测器,其典型输入、输出序列如下:'..2)画出Moore型状态图3)请回答构造给定电路各需要几个触发器9.用公式和定理化简辑函数(1)将函数移植到卡诺图上。(2)化简求出最简“与-或”
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 感恩老师发言稿14篇
- 安全主题教育活动方案
- 汽车租赁服务投标方案(技术标)
- 连云港做实“一带一路交汇点”建设的对策思考
- 公司财务知识分享
- 基于生物信息学探索妊娠期糖尿病与尿苷代谢相关的关键基因
- 《骆驼祥子》 上课课件
- 二零二五版企业向个人发放汽车贷款合同示例3篇
- 科创孵化器项目融资报告
- 建立强大的医院管理团队
- 2024-2025学年人教版三年级(上)英语寒假作业(九)
- 《招标投标法》考试题库200题(含答案)
- 人教版2024新版七年级上册数学第六章几何图形初步学业质量测试卷(含答案)
- 小学数学五年级上册奥数应用题100道(含答案)
- 2023年汉中市人民政府国有资产监督管理委员会公务员考试《行政职业能力测验》历年真题及详解
- 《树立正确的“三观”》班会课件
- 招聘专员转正述职报告
- 大学生文学常识知识竞赛考试题库500题(含答案)
- 太原头脑外卖营销方案
- JBT 7041.1-2023 液压泵 第1部分:叶片泵 (正式版)
- 7天减肥餐食谱给你最能瘦的一周减肥食谱
评论
0/150
提交评论