#《数字集成电路设计》复习提纲_第1页
#《数字集成电路设计》复习提纲_第2页
#《数字集成电路设计》复习提纲_第3页
#《数字集成电路设计》复习提纲_第4页
#《数字集成电路设计》复习提纲_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

......《字成路计复提章数集成电路的成本包括哪几部分？(non-recurrentcosts固成本designmaskgenerationone-timecostRecurrent复性费用或可变成本testproportionalproportionalchip数门的传播延时是如何定义的？一门传延tp定了对入信变的应多快集电路的设计规(designrule)什么作用？processengineerprocessmasksUnitMinimumlinewidthdesign可缩设计规则不足只能在有限的尺寸范围内进行。

absolute(micronrules,用绝对尺寸表示)什么是体管的体效应？写出一个体管处于截止区、线性区、饱和区的判断条件，以及各工作区的源漏电流表达式（考虑短沟效应即沟道长度调制效应，不考虑速度饱和效应）注：NMOS晶体管的栅、源、漏、衬分别用、SD、B表。晶管的本征电容有哪些来源？对于一个CMOS反器的电压传输特性，请标出AB三点处NMOS管PMOS各自处于什么工作区？

DD

V

NMOSoffInNMOS

NMOSsatNMOSsatNMOSres

NMOSresoff在CMOS反相器中

12

V

in

NMOS管平均导电阻为R，管平导通电阻为，写出该反相器的总传播延时定义。eqn减一个数字门的延迟的方法有哪些？列出三种，并解释可能存在的弊端。small（减小CL）transistor增加watchfor（增加CL(????)10.CMOS电的功耗有哪三类？这三类功耗分别由什么引起的？•DynamicPowerConsumptionand•ShortCircuitCurrentsPathRails•Leakagediodesand11.同寄器的建立时间、维持时间、传播延时的含义是什么？12.以三反相器链，请问使得总延迟最小的每级反相器的f是少？最小的总延迟是多少？假设标准反相器的延迟为。InC

OutC=8C13.用静态互补CMOS门实现如下能，画出电路连接图。Out=AB+CDVDDC

44

D

44OUT

22

22为使上述逻辑门的延迟与以下尺寸的反相器相同，请给出各晶体管的尺寸。反相器尺寸NMOS管=1，PMOS管214.分下动态电路的功能。Clk

MpABClk

MeDynamictheadynamicitcannotchargedagainuntilthenextcanatoneOutputinhighimpedancestate

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论