数字电子技术复习题

数字电子技术复习题〔本科〕一简题：1、简述组合电和时序电路各自的特点是什么答：组合电路的点：任何时刻电路的稳定输出仅取决于该时刻各个输入变量的值，组合电路是门电路组合而成，没有输出到入的反馈连接，也不含记忆性的件；时序电路的特点在数字电路中，但凡任何时刻来的稳态输出，不仅和该时刻的入信号有关，还决于电路原来的状态者，都叫时序电路；时序电路中一定含有存储电路状态的发器；2、举例说明三门的特点？答：三态门是由通门电路加上使能控制信号构的，它的输出端除了有高、低电两种逻辑状态以，还有高阻状态。这样，三态可以有更多的应用，如：可做多开关、可用于信的双向传输、构成数据总线等3、门电路与TTL电路相比有些什么优点？请列举出三点？答：CMOS门路与TTL门路比较的优势有：功耗低、电源电范围宽、抗干扰能力强、输入阻高、扇出能力强等。4、简述触发器的基本性质？答：具两个稳的状态，分别用二进制数码1和0表示；由个稳态到另稳态，必须有外界信号的触发否则它将长期稳定在某个状态，即长期保所记忆的信息；具两个输出端原码输出和反输出。一般用Q的态说明触发器的状态。如外界信使Q=Q则破了触发器的状态，这情况在实际运用中是不允许出现的。5、什是竞争冒险，消除它的本方法有哪些？〔至少列举方法〕答：在组合电路，当输入信号改变状态时，输端有可能出现虚假信号——过渡扰脉冲的现象，做竞争冒险；消除竞争冒险的本方法有四种：引入封锁脉冲、入选通脉冲、接滤波电容、修改逻辑设计增加余项。二、判断、TTL与非门电不用的入管脚悬空时相当于接地；〔〕、一个触发器就是一个最简的序逻辑电路；〔组合逻辑路特点是无论任何时候输出信号都不取决于时电路输入信号，还取决于电路原来的状态；〕一般来说集门的输入阻门路的输入电阻大很多；〔〕1

323323、计数器的模和容量都是指计器所用的有效状态的数量；〔三态门的点输出端除了有一般门电路的高低电平态可以有阻状态；〔〕、从理论上讲，可以用数据择实现任何组合逻辑电路；、同步时序电路和异步时序路根本区别是它们的输入信号不同〕判断题答：1.错2.对，3.错错，5.对6.对，对，8.错三计算：1、写、和的简与或表达式。AB0111000000

&0111

11

11

01

00

F

210

1

1

F

1

1

1

C

&F)()BCD1答案

AB

；F()BCABC()(AC)ACABF()ACA2

4F23〕m4〕m6FABABD(1AB4F23〕m4〕m62、写以下表达式的最简与或1〕1

(B)AB

；2〕

F

AF(,)

F(,B,,)0011CD000

，约束条件011110

F

55〕1

YY

74138

YYY

&

F

YYY

6〕

题5FA,,C,D)BC

，约束条件2解3

123〕m34m123〕m34m1〕2〕

FBA)AB(AB)(ABFADF(,B,)

；(A,C(0,2,4,6,)

BC1

00

1

1

0

0

14〕

F(,D)(1,3,4,5,7,11,12,15)ADCD001110

011011

110

100

111

000F

45〕4

50570550570576

YY

74138

YYY

&

F

YYY

题5FACFA,,C,D)6〕

BC

，约束条件CD00

00111011110

F

66教例：P53，—25四画形假设始态都“0，画以各中最输Q的波，的形下：5

1JK1JKCP

FFDC

QQ

Q0

FFCK

Q

(b)解：a)、两图中的触发器是的上沿触发，所以的波为：CPQ

01

CK

QQ

Q解：电路〔〕图中的触发器CP的降沿触，所以的形的波形为：CPQ

0CP

FFJCK

Q

FFC

Q

1〔〕解：电路〔〕为一个上沿触发的二四分频电路，其中Q的波形为：CP

6

111

J

Q

J

FF

Q

Q1

K

Q

K

Q〔〕解：电路〔e)Q的形为：CPQ

Q

A

Q

Q

A

D

Q

0B

CK

C

(f)CPAB解：电路〔中Q的形为：CPAJ)BK)Q0电路〔中的波为：7

012012CP()Q0五分题1、下面电路的逻辑功，要求：写出时钟方程、驱动方程、状态方程，画出状态转换图解：时钟方程：

CPCP驱动方程：

Dnn,Dn01状态方程：

n

,Qn

,Qn

n画出状态转换表Q000001010011100101110111

Q001011101111000010100110状态转换图：8

11QQ001

111

1012、试析下面电路的逻辑功能要求：写出表达式，列出真表，说明逻辑功能。A

&B

F

5

&解：由电路可写表达式：FAB)ABABCABCABA((A)BC可得真值表：000001010011100101110111

00010111上述电路在三个变中的2以上为，输出为1，其余全为。9

012T1N可作为一个三人决电路。012T1N3、分下面电路的逻辑功能，出状态转换图；QQ1

CT

CO

&

CTLSD

CRD

1解：由于是异步清，由电路可得其归逻辑为：

Qn

Qn

所以有：

，则N=10

即此电路为十进加法计数器。其状态转换图：nQQ320

0011

4、分下面电路的逻辑功能，出状态转换图；

1

CT

&4、解：由于其归零逻为：

CTDDDQn，10

CRLDD

1而是步置数，所其10

，

即，此电路为一10进制加法计数器。其状态转换图：

QQ00001001

00011000

00100111

00110110

010001015、分析下面电路的逻功能ABC

1&B解：ABBCABAB)ABABCBC和Y2的值表如下：ABC

1

2

由真值表可知，是一个全加器是和，是位教例：P150，例P154，例11

567635567635六、设题：1、用片74LS138和必要的门电路计一个三输入表决电路。解：根据三人表过程可得真值表：000001010011100101110111

00010111函数表达式为：

mm用一片实现述函数的表达式：可画出连线图：

S

Y

S

74138

YY

&

FABC

AA

2、选适当的数据选择器和反器实现函数(3,5,6,7)并画出连线图。解：(,C)2mABCABCABCABCABAB12

1010101310013011比照选1数据选1010101310013011FAAAA有：

A,D0,DD,D可画出连线图：AB

AA

YFD3.用JK触发设计一个三分频电路，并画出逻辑图。解：根据题意选电路的状态为：S

0

S

1

S

2设：编码为：

1

0选择个上升沿触发的JK触器，并采用同步方案。时钟方程为：

CPCP电路次态卡诺图Qn01

0100

110xxQnn图1可将它分解为2个诺图，从而求得次态程：Qn1

0

0

1

0

1QnQn01100比照触器的特性方：

QnKQ

n13

101可得驱动方程：101JK0J10逻辑电路图如下

K10J

FF

0

Q

J

Q1

CK

1

Q

CK

1

QCP4、用下降沿触发的JK发器，设计一个同步二四分频电路。解：选择个下降沿触发的JK触器，并采用同步方案。时钟方程为：

CPCP电路次态卡诺图1

0111

11000次Q诺图

(4分可将它分解为2个诺图，从而求得次态程：Qnnnn111001Q0

0

0

0比照触器的特性方：

QnKQ

n可得驱动方程：

JJKn10

〔4分〕逻辑电路图如下14

112T1211T12112T1211T12J

0

J

1

CK

1

Q

CK

1

QCP时序图：略。

(4分)5、已74LS161为带异步清零、同步数的位二进制同步加法计数器用设计一个十二进制计数器，画出其逻辑电路图；解：假设用74LS161的步零端实现设计十二进制加法计数器用求得其归零逻辑：Q所以其逻辑图为：分20

11001

CT

QQQ

&CT

74LS161

LD

1

DD

CRD

〔4分或者，用的步数端实现，则要设计十二进制加计数器。应该用

求得其归零逻辑：

Q

Q

Qn

所以其逻辑图2为：〔6分

QQ

CT

CO

&CT

74LS161

DD

LDD

〔4分〕首门路设计一个全加器电路，然再译码器和与非门实现，并画出逻辑电路图；解：根据题意，实现全加器功能，所以其输入量应含有两个相加AiBi和位15

iiiiiiiiiiiii12147iiiiiiiiiiiiiiiiiiiiiiii121