微型计算机技术与应用习题答案

千里之行，始于足下。第2页/共2页精品文档推荐微型计算机技术与应用习题答案1.1微处理器、微型计算机和微型计算机系统三者之间有啥别同？

答：①微处理器是微型计算机的核心，是微型计算机的一部分。它是集成在一块芯片上的CPU，由运算器和操纵器组成。

②微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。

③微型计算机系统包括微型计算机、外设及系统软件三部分。

1.2CPU在内部结构上由哪几部分组成？CPU应具备哪些要紧功能？

答：1.CPU在内部结构上由以下几部分组成：

①算术逻辑部件(ALU)；

②累加器和通用寄存器组；

③程序计数器(指令指针)、指令寄存器和译码器；

④时序和操纵部件。

2.CPU应具备以下要紧功能：

①能够举行算术和逻辑运算；

②可保存少量数据；

③能对指令举行译码并执行规定的动作；

④能和存储器、外设交换数据；

⑤提供整个系统所需要的定时和操纵；

⑥能够响应其他部件发来的中断请求。

1.3累加器和其他通用寄存器相比，有何别同？

答：许多指令的执行过程以累加器为中心；输入/输出指令普通也以累加器来完成。

1.4微处理器的操纵信号有哪两类？

答：一类是经过对指令的译码，由CPU内部产生的。这些信号由CPU送到存储器、I/O接口电路和其他部件。另一类是微型机系统的其他部件送到CPU的。通常用来向CPU

发出请求。如中断请求、总线请求等。

1.5微型计算机采纳总线结构有啥优点？

答：首先是系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系。其次是一具部件只要符合总线标准，就能够连接到采纳这种总线标准的系统中，使系统功能

得到扩充。

1.6数据总线和地址总线在结构上有啥别同之处？假如一具系统的数据和地址合用一套总线

或者合用部分总线，这么，要靠啥来区分地址或数据？

答：1.数据总线是双向三态；地址总线是单向输出三态。

2.数据和地址复用时，必须有一具地址选通信号来区分该总线上输出的是地址依然数据。1.7操纵总线传输的信号大致有哪几种？

答：包括CPU送往存储器和I/O接口的操纵信号，如读信号、写信号、中断响应信号、存储器和I/O接口区分信号等。还包括其他部件送到CPU的信号，如时钟信号、中

断请求信号、预备就绪信号等。

2.1总线接口部件有哪些功能？请逐一举行讲明。

答：1.总线接口部件的功能是负责与存储器、I/O端口传送数据。

2.具体说：①总线接口部件要从内存取指令送到指令队列；

②CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。

2.28086的总线接口部件由哪几部分组成？答：4个段地址寄存器CS、DS、ES、SS；16

位的指令指针寄存器IP；20位的地址加法器；6字节的指令队列。

2.38086的执行部件有啥功能？由哪几部分组成？

答：1.8086的执行部件的功能是负责指令的执行。2.4个通用寄存器AX、BX、CX、DX；

4个专用寄存器BP、SP、SI、DI；标志寄存器FLAGS和算术逻辑单元ALU。2.4状态标志和操纵标志有何别同？程序中是怎么样利用这两类标志的？8086的状态标志和控

制标志分不有哪些？

答：1.别同之处在于：状态标志由前面指令执行操作的结果对状态标志产生妨碍，即前面指令执行操作的结果决定状态标志的值。操纵标志是人为设置的。

2.利用状态标志可举行计算和推断等操作。利用操纵标志可对某一种特定功能(如单步

操作、可屏蔽中断、串操作指令运行的方向)起操纵作用。

3.8086的状态标志有：SF、ZF、PF、CF、AF和OF计6个。

8086的操纵标志有：DF、IF、TF计3个。

2.58086/8088和传统的计算机相比在执行指令方面有啥别同？如此的设计思想有什优

点？

答：1.传统的计算机在执行指令时，指令的提取和执行是串行举行的。8086/8088CPU的总线接口部件和执行部件在提取和执行指令时是并行并且工作的。

2.8086/8088CPU的设计思想有力地提高了CPU的工作效率，这也正是

8086/8088成功的缘故之一。

2.6总线周期的含义是啥？答：总线周期的含义是总线接口部件完成一具取指令或传送数据

的完整操作所需的最少时钟周期数。

2.7在总线周期的T1、T2、T3、T4状态，CPU分不执行啥动作？啥事情下需要插入等待

状态TW？TW在哪儿插入？怎么样插入？

答：1.在总线周期的T1、T2、T3、T4状态，CPU分不执行下列动作：

①T1状态：CPU往多路复用总线上发出地址信息，以指出要寻觅的存储单元或外

设端口的地址。

②T2状态：CPU从总线上撤销地址，而使总线的低16位浮置成高阻状态，为传

输数据做预备。总线的高4位(A19~A16)用来输出本总线周期的状态信息。

③T3状态：多路总线的高4位接着提供状态信息。低16位(8088为低8位)上出

现由CPU写出的数据或者CPU从存储器或端口读入的数据。

④T4状态：总线周期结束。

2.当被写入数据或者被读取数据的外设或存储器别能及时地配合CPU传送数据。这

时，外设或存储器会经过“READY”信号线在T3状态启动之前向CPU发一具“数

据未预备好的信号”，于是CPU会在T3之后插入一具或多个附加的时钟周期TW。

3.TW插在T3状态之后，紧挨着T3状态。

4.插入的TW状态时的总线上的信息事情和T3状态的信息事情一样。当CPU收到存

储器或外设完成数据传送时发出的“预备好”信号时，会自动脱离TW状态而进入

T4状态。

2.8CPU启动时，有哪些特征？怎么寻觅8086/8088系统的启动程序？

答：1.CPU启动时，有以下特征：

①内部寄存器等置为初值；②禁止中断(可屏蔽中断)；

③从FFFF0H开始执行程序；④三态总线处于高阻状态。

2.8086/8088系统的启动程序从FFFF0H单元开始的无条件转移指令转入执行。2.9CPU在8086的微机系统中，为啥常用AD0作为低8位数据的选通信号？

答：因为每当CPU和偶地址单元或偶地址端口交换数据时，在T1状态，AD0引腿传送的地址信号必然为低电平。而CPU的传输特性决定了只要是和偶地址单元或偶地址端口

交换数据，则CPU必然经过总线低8位即AD7~AD0传输数据。可见AD0能够用来

作为接于数据总线低8位上的8位外设接口芯片的选通信号。

2.108086和8088是怎么样解决地址线和数据线的复用咨询题的？ALE信号何时处于有效电平？

答：1.在总线周期的T1状态，复用总线用来输出要拜访的存储器或I/O端口的地址给地址锁存器8282(3片)锁存；在其他状态为传送数据或作传送预备。地址锁存器8282

在收到CPU发出的地址锁存允许信号ALE后，锁存地址。

2.ALE信号在每个总线周期的T1状态为有效高电平。

2.11BHE信号和A0信号是经过怎么样的组合解决存储器和外设端口的读/写的？这种组合决定

了8086系统中存储器偶地址体及奇地址体之间应该用啥信号来区分？怎么样区分？

答：1.

2.0

3.当A0=0时选中偶地址体，A0=1时选中奇地址体。

2.12RESET信号来到后，CPU的状态有哪些特点？

答：复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器FR、IP、DS、SS、ES、其他寄存器及指令队列清0，而将CS设置为FFFFH。当复位信号变为低电平

后，CPU从FFFF0H单元开始执行程序。

2.13非屏蔽中断有啥特点？可屏蔽中断有啥特点？分不用在啥场合？

答：1.非屏蔽中断的特点有：中断请求从NMI引腿进入，别受中断允许标志IF的妨碍。

非屏蔽中断惟独一具，其中断类型码为2。

2.可屏蔽中断的特点有：中断请求从INTR引腿进入，惟独在IF=1时CPU才响应该

中断。可屏蔽中断有若干个，其中断类型码能够是5~255。

3.非屏蔽中断用来处理系统的重大故障，如掉电等。可屏蔽中断用在普通外部设备申

请的中断中。

2.14啥叫中断向量？它放在那儿？对应于1CH的中断向量存放在哪里？假如1CH的中断处

理子程序从5110H:2030H开始，则中断向量应怎么样存放？

答：1.中断处理子程序的入口地址算是中断向量。

2.中断向量放在0段的0~3FFH区域的中断向量表中。

3.对应于类型号为1CH的中断向量应放在00070~00073H的4个单元中。

4.若1CH的中断向量为5110H:2030H，则中断向量的存放办法为：00070H存放

30H，00071H存放20H(IP)；00072H存放10H，00073H存放51H(CS)。

2.15非屏蔽中断处理程序的入口地址怎么样寻觅？

答：CPU在响应NMI引腿的中断请求时，CPU并别需要从中断类型码计算中断向量的地址，而是直截了当从中断向量表中读取00008~0000BH这4个单元对应于中断类型2的

中断向量就行了。CPU将00008H、00009H两个单元的内容装入IP，而将0000AH、

0000BH两个单元的内容装入CS，于是就转入了对非屏蔽中断处理程序的执行。2.16叙述可屏蔽中断的响应过程，一具可屏蔽中断或者非屏蔽中断响应后，堆栈顶部四个单元

中为啥内容？

答：首先在CPU的INTR引腿上有可屏蔽中断请求输入，且IF=1。在当前指令执行完后，CPU发两个INTA中断响应负脉冲，外设接到第二个负脉冲后，马上往数据线上给

CPU送来中断类型码。然后CPU取中断类型码，将标志FR推入堆栈，清除IF和

TF，再将CS和IP推入堆栈来爱护断点，进入中断处理子程序并执行，最终弹出IP

和CS及标志而中断返回。中断响应后，堆栈顶部四个单元的内容分不是：IPL、IPH、

CSL、CSH。

2.17一具可屏蔽中断请求来到时，通常只要中断允许标志为1，便可在执行完当前指令后响应，

在哪些事情下有例外？

答：1.正好遇到CPU执行封锁指令时，必须等下一条指令执行完后才响应中断。

2.正好执行往段寄存器传送数据的指令，必须等下一条指令执行完后才响应中断。

3.执行WAIT或串操作指令时，可在指令执行中响应中断。

2.18在编写中断处理子程序时，为啥要在子程序中爱护许多寄存器？有点寄存器即使在中断

处理子程序中并没实用到也需要爱护，这又是为啥(联系串操作指令执行时遇到中断这种事情来回答)？

答：1.因为中断处理子程序运行时需要使用CPU内部的寄存器，这些寄存器的值发生了改变。所以若别加爱护在返回原程序时就修改了断点处的现场，而使程序别能正常

运行。

2.因为串操作指令允许在执行过程中进入中断，若与串操作有关的寄存器未爱护好，

中断返回时串操作指令就别能正常接着运行。而且还有隐含寻址咨询题。

2.19一具可屏蔽中断响应时，CPU要执行哪些读/写周期？对一具软件中断又怎么？

答：1.对可屏蔽中断响应，CPU要执行的读/写周期如下：

①执行两个中断响应总线周期。并取得中断类型码。

②执行一具总线写周期。标志寄存器FR值入栈。

③执行一具总线写周期。CS值入栈。

④执行一具总线写周期。IP值入栈。

⑤执行一具总线读周期。读取中断处理子程序入口地址的偏移量→IP。

⑥执行一具总线读周期。读取中断处理子程序入口地址的段地址→CS。

2.若是一具软件中断，则跃过上述第①步，而执行②~⑥步。

2.20中断处理子程序在结构上普通是怎么样一种模式？

答：①爱护中断时的现场，即爱护CPU各寄存器的值。

②普通应置IF=1来开放中断，以允许级不较高的中断请求进入。

③中断处理的具体内容。④恢复中断时的现场。⑤中断返回指令。

2.21软件中断有哪些特点？在中断处理子程序和主程序的关系上，软件中断和硬件中断有啥

别同之处？

答：1.软件中断有如下特点：

①用一条中断指令进入中断处理子程序，同时，中断类型码由指令提供。

②进入中断时，别需要执行中断响应总线周期。

③别受中断允许标志IF的妨碍。④软件中断的优先级最高。

⑤软件中断没有随机性。

2.软件中断允许在主程序和中断处理子程序之间传递数据。而硬件中断由于是随机的，

因此别能传递数据。

2.378086存储空间最大为多少？怎么样用16位寄存器实现对20位地址的寻址？

答：1.8086存储空间最大为220=1MB。

2.采纳分段的办法实现16位寄存器实现对20位地址的寻址。

物理地址=段基址×10H+偏移地址

第四章存储器和高速缓存技术

4.1计算机的内存有啥特点？内存由哪两部分组成？外存普通指哪些设备？外存有啥特

点？

答：1.内存可被CPU直截了当拜访，内存的存取速度快，内存的空间大小受到地址总线位数的限制。

2.内存由ROM和RAM两部分组成。

3.外存普通指软盘、硬盘、磁带机上的磁带及光盘。

4.外存的特点是大容量，所存信息即可修改，又可长期保存。但外存速度慢，要配置

专用设备。

4.2用存储器件组成内存时，为啥总是采纳矩阵形式？请用一具具体例子举行讲明。

答：1.为了简化挑选内存内部单元的地址译码电路及减少译码线数量。

2.例如，要组成1K字节的内存，若别用矩阵组织这些单元，而是将它们一字排开，

就要1024条译码线才干实现对这些单元的寻址。译码电路也所以而非常复杂。若用

32×32来实现罗列，就只要32条行挑选线和32条列挑选线就能够了。所以其译

码电路也将变得较为简单。

4.3为了节约存储器的地址译码电路，普通采纳哪些办法？

答：①存储器件按矩阵罗列；

②内存按模块结构设计；

③模块内再举行分组处理。

4.4在挑选存储器件时，最重要的思考因素是啥？此外还应思考哪些因素？

答：1.最重要的思考因素是：易失性、只读性、位容量和速度。

2.此外还应思考：功耗、可靠性和价格等因素。

4.5啥叫静态RAM？静态RAM有啥特点？

答：1.在电源别断电的事情下，信息一旦写入后不可能丢失的RAM就叫静态RAM。

2.静态RAM的特点有：别需刷新，所以简化了外部电路；但位容量较类似办法设计

的动态RAM少，且功耗较大。

4.6静态RAM芯片上为啥往往惟独写信号而没有读信号？啥事情下能够从芯片读得数

据？

答：1.因为在存储器中，当允许信号有效之后，一定是举行读/写操作，非写即读。所以，只用写信号WE就能够即操纵写操作，又操纵读操作。在写操作时，写脉冲发生器

送来一具负脉冲作为写入信号；在读操作时，写脉冲发生器别产生负脉冲，而是使

WE端处于高电平，此高电平就用来作为读出信号。

2.当芯片允许信号CE=0及写信号WE=1时，能够从芯片上读得数据。

4.7在对静态存储器举行读/写时，地址信号要分为几个部分？分不产生啥信号？

答：1.地址信号分为三个部分。如：A19~A14，A13~A12，A11~A0。

2.例中A19~A14用来作为模块挑选信号，地址译码器推断A19~A14给出的模块挑选

信号和本模块的约定信号是否匹配，如匹配，则再依照MRDC或MWTC产生内部的

模块挑选信号；A13~A12产生4个矩阵的芯片允许信号；A11~A0则作为矩阵内部

的行地址和列地址。

4.8动态RAM工作时有啥特点？和静态RAM比较，动态RAM有啥长处？有啥别脚之

处？动态RAM普通用在啥场合？

答：1.动态RAM工作时需要对其存储的信息定时(约2ms)刷新一次。所以需要刷新操纵电路来支持。

2.动态RAM的优点(长处)为：动态RAM的位密度高；动态RAM的功耗较低；动态

RAM的价格低廉，适合于大容量使用。

3.动态RAM的缺点(别脚之处)为：要配置刷新逻辑电路；在刷新周期中，内存模块别

能启动读周期或写周期。

4.动态RAM普通用在大容量、低功耗场合。

4.9动态RAM为啥要举行刷新？刷新过程和读操作比较有啥差不？

答：1.因为动态RAM是利用电容的存储作用来保存信息的，但电容由于放电或泄漏，电荷保存时刻较短(约2ms)，若别及时补充电荷会使存放的数据丢失，所以需定时刷

新以补充所需要的电荷。

2.刷新过程是由刷新逻辑电路定时完成的，且每次对所有模块的一行并且刷新，数据

别输出，数据总线处于高阻状态。读过程是随机的，每次选中一具存储单元(8位)，

且数据输出到数据总线上。

4.10动态RAM操纵器完成啥功能？Intel8203从功能上分为哪两部分？叙述这两部分的工

作原理。

答：1.动态RAM操纵器要完成的功能有：刷新定时器产生刷新周期并提供各种时序信号，并对CPU的读/写操作及刷新操作举行仲裁；刷新地址计数器提供刷新用的行地址，

并经过多路转换器举行地址切换。

2.Intel8203从功能上分为：地址处理部分和时序处理部分两个。

3.地址处理部分用来处理动态RAM正常读/写时的地址信号(正常的行/列地址合用

一组地址线的区分)和刷新过程中的地址信号(区分正常的行地址及刷新周期的行地

址)。时序处理部分经过一具基准时钟来产生各种时序；经过一具仲裁器来解决刷新

请求和内存正常读/写请求之间的矛盾。内部有两级同步电路用来对外部请求信号实

现同步。

4.11ROM、PROM、EPROM分不用在啥场合？

答：①ROM用在一具计算机系统完成开辟往后，容纳别再修改的程序和数据。且批量产量要大的场合。

②PROM用于非批量的场合。

③EPROM用于软件或系统的开辟时期及批量非常小的场合。

第五章微型计算机和外设的数据传输

5.1外部设备为啥要经过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为

啥？

答：1.因为外设的功能多种多样，关于模拟量信息的外设必须要举行A/D和D/A转换，而关于串行信息的外设则必须转换为并行的信息，关于并行信息的外设还要选通。

而且外设的速度比CPU慢的多，必须增加缓冲功能。惟独如此计算机才干使用这些

外设。而所有这些信息转换和缓冲功能均由接口电路才干完成。

2.存储器别需要接口电路和总线相连。

3.因为存储器功能单一，且速度与CPU相当。所以可直截了当挂在CPU总线上。

5.2是别是惟独串行数据形式的外设需要接口电路和主机系统连接？为啥？

答：1.别是。并行数据形式的外设也需要接口电路和主机系统连接。

2.因为，CPU每次只能拜访一具外设，所以并行信息的外设需增加选通功能，才干满

脚CPU的拜访要求，必须用接口电路。

5.3接口电路的作用是啥？按功能可分为几类？

答：1.接口电路的作用算是在外设和CPU之间起信息变换和缓冲功能。

2.按功能可分为两类：

①一种是使微处理器正常工作所需要的辅助电路。

②另一种是输入/输出接口电路。

5.4数据信息有哪几类？举例讲明它们各自的含义。

答：1.数据信息有四类：数字量、模拟量、开关量、脉冲量。

2.如键盘、磁带机等算是数字量信息；温度、湿度、压力等转换的电信号算是模拟量；

电机的起停、发光设备的亮灭等基本上开关量；计数脉冲、定时脉冲等基本上脉冲量。

5.5CPU和输入/输出设备之间传送的信息有哪几类？

答：有数据信息、操纵信息、状态信息三类。

5.6啥叫端口？通常有哪几类端口？计算机对I/O端口编址时通常采纳哪两种办法？在

8086/8088系统中，用哪种办法对I/O端口举行编址？

答：1.CPU和外设举行数据传输时，各类信息在接口中进入别同的寄存器，普通称这些寄存器为I/O端口。

2.有数据端口、操纵端口、状态端口三类。

3.在微型计算机中通常用两种I/O端口编址方式：存储器映象寻址和I/O端口单独寻

址。

4.在8086/8088系统中，用I/O端口单独寻址方式编址。

5.7为啥有时候能够使两个端口对应一具地址？

答：因为这两个端口一具是只读端口，一具是只写端口。而CPU对一具I/O端口地址可举行读/写两种拜访。假如将这两个只读和只写端口编为一具地址，则CPU对该端口

地址读操作对应的是只读端口；CPU对该端口地址写操作则对应的是只写端口，互别

妨碍。所以能够使两个单向的只读和只写端口对应一具端口地址。

5.8CPU和外设之间的数据传送方式有哪几种？实际挑选某种传输方式时，要紧依据是啥？

答：1.CPU和外设之间的数据传送方式有三种：程序方式、中断方式、DMA方式。

2.要紧依据是外设的事情(外设的速度和外设提供信息的方式)。

5.9无条件传送方式用在哪些场合？画出无条件传送方式的工作原理图并讲明。

答：1.无条件传送方式只用在对一些简单外设举行操作的场合。如开关、LED显示等。

2.无条件传送方式的工作原理图：(见书203页图5.2所示)

①在无条件输入时：CPU执行一条输入指令，使RD和M/IO信号为有效低电平，

并对应送出该端口地址，所以选中输入缓冲器，打开其三态门，使输入缓冲器的

数据经数据总线送到CPU的累加器中。

②在无条件输出时：CPU执行一条输出指令，使WR和M/IO信号为有效低电平，

并对应送出该端口地址，所以选中输出锁存器，将由累加器送到数据总线上的数

据打入输出锁存器中供外设使用。

5.10条件传送方式的工作原理是怎么样的？要紧用在啥场合？画出条件传送(查询)方式输出过程

的流程图。

答：1.条件传送方式的工作原理是：外设给CPU提供一具状态信息，当CPU要拜访外设时，必须先检测该状态信息是否合乎要求，别停检测直至合乎要求时才举行CPU对

外设的拜访。

2.查询方式要紧用在外设较少，数据交换别频繁的非实

3.查询式输出过程的流程图如右：

5.11设一具接口的输入端口地址为0100H，而它的状态端口地

址为0104H，状态口中第5位为1表示输入缓冲区中有一

个字节预备好，可输入。设计具体程序实现查询式输入。

答：DATASEGMENT

BUFFERDB20DUP(?);接收数据缓

冲区

DATAENDS

CODESEGMENT

ASSUMEDS:DATA，CS:CODE

STAT:MOVAX，DATA;对DS初

始化

MOVDS，AX

MOVDI，OFFSETBUFFER

MOVDX，0104H

STATIN:INAL，DX

TESTAL，20H;测试第5

位

JZSTATIN;第5位为0接着测试

MOVDX，0100H

INAL，DX;输入数据

MOV[DI]，AL

CODEENDS

ENDSTAT

5.12查询式传送方式有啥缺点？中断方式为啥能弥补查询方式的缺点？

答：1.查询式传送方式缺点是：花费CPU的时刻作等待循环，大大落低了CPU的运行效率。

2.中断方式是在外设预备就绪时向CPU申请中断，再举行传送，因而CPU无需花费

时刻作等待循环，弥补了查询方式的缺点。

5.13画一具用中断方式举行输出传输的接口电路。

答：中断方式输出的接口电路如下：

AB

5.14叙述可屏蔽中断的响应和执行过程。

答：①接口发中断请求信号。

②CPU的IF=1时，当前指令执行完后，CPU举行中断回答，发两个INTA负脉冲。

③接口将中断类型号n送CPU。

④当前的PSW、CS和IP推入堆栈，并清除IF和TF。

⑤(4×n)作为IP，(4×n+2)作为CS，即取中断向量。

⑥执行中断子程序，并开中断。

⑦中断返回IRET指令使IP、CS和PSW弹出堆栈。

⑧返回被中断的程序。

5.15通常解决中断优先级的办法有哪几种？各有啥优缺点？

答：1.有软件查询方式、简单硬件方式——菊花链法、专用硬件方式三种。

2.软件查询方式的优点是节约硬件，缺点是中断响应时刻长；简单硬件方式的优点是

中断响应时刻短，硬件较简单，缺点是优先级固定，变动起来非常烦恼；专用硬件方

式优点是对优先级可编程修改，中断治理很方便，缺点是硬件复杂的多，好在有

专用的中断操纵器。

5.16和DMA比较，中断传输方式有啥别脚之处？

答：CPU执行一次传送要花费许多与传送操作无关的指令执行等时刻，另外中断传送方式别能举行数据块传送，而是按字节或字传送。

5.17叙述用DMA方式传送单个数据的全过程。

答：①接口预备就绪，发DMA请求信号给DMA操纵器。

②DMA操纵器向CPU转发总线请求信号HOLD。

③CPU向DMA操纵器发总线请求允许信号HLDA，DMA操纵器得到总线操纵权。

④DMA操纵器把地址送地址总线。

⑤DMA操纵器向接口发DMA请求确认信号。

⑥内存和接口经过数据总线传送数据。

⑦DMA操纵器撤销总线请求信号HOLD。

⑧8086CPU收回总线操纵权。

5.18DMA操纵器的地址线为啥是双向的？啥时候往DMA操纵器传输地址？啥时候

DMA操纵器往地址总线传输地址？

答：1.因为DMA操纵器要同意CPU的操纵，接收CPU发来的初始化等信息，这要求地址线来寻址各端口，地址线为输入线。又因为DMA操纵器可操纵总线，这要求地

址线为输出。因此地址线必须为双向才行。

2.CPU要对DMA操纵器发初始化信息时，必须往DMA操纵器传输地址。

3.DMA操纵器得到总线操纵权后，向地址总线传输地址。

5.19在设计DMA传输程序时，要有哪些必要的模块？设计一具启动数据块输出的程序段。

答：1.要有DMA的初始化模块：对字节计数器、地址寄存器和操纵寄存器置初值。还要有对接口部件设置操纵字的模块：指出数据传输方向，并启动I/O操作。

2.启动数据块输出的程序段如下：

IDLO:INAL，INTSTAT;接口状态寄存器的状态位(2)是否忙

TESTAL，04

JNZIDLO;忙，则等待

MOVAX，COUNT;别忙，则设置计数初值

OUTBYTE_REG，AX;对字节计数器BYTE_REG初始化

LEAAX，BUFFER;设置地址初值

OUTADD_REG，AX;对DMA地址寄存器ADD_REG初

始化

MOVAL，DMAC;取原DMA操纵字

ORAL，08H;设置方向为输出

OUTDMACON，AL;置DMA操纵字

MOVAL，INTC;取原接口操纵字

ORAL，04H;设置传输方向为输出及允许

OUTINTCON，AL;置接口操纵字

┆

后续处理

5.20在查询方式、中断方式和DMA方式中，分不用啥办法启动数据传输过程？

答：①查询方式：经过程序来检测接口中状态寄存器中的“预备好”位，以确定当前是否能够举行数据传输。

②中断方式：当接口中差不多有数据要往CPU输入或者预备好接收数据时，接口会向

CPU发一具外部中断请求。CPU响应中断后，便经过运行中断处理程序来实现输

入/输出。

③DMA方式：外设要求传送数据时，接口会向DMA操纵器发DMA请求信号，DMA

操纵器转而向CPU发一具总线请求信号，以请求得到总线操纵权，假如得到CPU

允许，这么，就可在没有CPU参与的事情下，实现DMA传输。

第六章串并行通信和接口技术

6.1接口部件为啥需要有寻址功能？设计一具用74LS138构成的译码电路，输入为A3、A4、

A5、A8，输出8个信号以对8个接口部件举行挑选。想一想假如要进一步对接口中的寄存器举行寻址，应该怎么样实现？

答：1.因为，首先接口要对挑选M和I/O的信号可以做出解释；此外，要对送来的片选信号举行识不，以便推断当前本接口是否被拜访，假如受到拜访，还要决定是接口

中这个寄存器受到拜访。

2.将A1接在接口的A0上，A2接在接口的A1上；将接口的CS接在74LS138的某一

输出端，RD和WR分不接