嵌入式复习题

一简答什是嵌入式系统？嵌入式系统的特点是什么？答：以应用为中心，以电脑技术为基础，软硬件可裁剪，适应应用系统对功能，可靠性，成本，体积，功耗严格要求的专用电脑系统特点：与应用密切相关，实时性，复杂的算法，制造成本，功耗，开发和调试，可靠性，体积简说明嵌入式系统的硬件组成和软件组成。答硬组成：微处理器，存储器，输入设备和输出设备。软件组成：操作系统，文件系统，图形用户接口，网络系统，通用组建模块。S3C2410A的AHB总上连接了那些控制器总线上连接了那些部件？控制器DMA线控制器主制器断控制器，电源管理，Nandflash控器，储存器控制器。APB：用异步收发器，内部集成电路总线设备控制器，集成电路内部声音总主制器I/O端定时定时时钟〔线控制器A/D转器，串外设接口，定时脉宽调制。ARM体系结构支持几种类型的异常，并说明其异处理模式和优先级状态？答，支持7种型的异常异常处理过程入常PC→，→SPSR，置CPSR的行模式位，跳转到相应的异常处理程序常回〕LR→，→，假设在进入常处理时设置中断禁止位，要在此清楚，复位异常处理程序不需要返回。＞据中指＞快速中断请求〔ＦＩＱ〕＞中断请求〕＞指令预取中止＞未定义指令和软件中止。存器生长堆栈可分为哪几种？各有什么特点？4种满递增堆栈，满递减堆栈，空递增堆栈，空递减堆栈。简存储器系统层次结构及特点。答：层次结构主要表达主”层次和主辅Cache，存储器，辅助存储器主解决和主存速度不匹配的问题者要解决存储器系统的问题。在存储器体系中Cache、主存能与CPU直接交换信息辅则要通过主存与CPU交信息主与、Cache、辅存都能交换信息。简I2S总线口启与止程通过I2S控寄存器IISCON控制寄存器IISCON的址为禁止当控制寄存器IISCON的址为1=I2S允〔开始8.简ARM系统的中处过。中断处理过程包括中请求中断排队或中断判优、中断响应断处理和中断返回ARM微处理器支持哪几种运行模式？各运行模式什么特点？：户模式。绝大部分的任务执行都在这种操作模式下，此为正常的程序执行模式。FIQ：快速中断模式。支持数传送或通道处理。：普通中断模式用于一半中断处理。Supervisor：管理模式。一种操作系统受保护的式。：中止模式。在访问数据止后或指令预取中止后进入中止方式。仅

System：统模式。是操作系统一种特权级的用户方式。Undef：未定义模式。当执行未定义指令时会进这种操作模式。10.当，选择不同的时钟分频1/2、1/41/81/16〕输入，分别计算定时器最小分辨率、最大分辨率及最大定时区间。答小辨率时输入时频=ＰＬＫ{ｐｒｓｃａｌｅｒ＋１／{ｄｉｖｉｄｅｒ值＝６６.5/{0+1}/{2}=33.2500(MHz)一个计数脉冲时间1/33.2500MHz=0.0300(us)最大分辨率：定时器输入时钟频=｛255+1｝一个计数脉冲的时间〕最大定时区间：由于TCNTBn=65535，数到共65536个数脉冲，所以〔11.分如图I2S总时图说其作过。在I2SLRCK改后经过个时钟周期之后，发送器发送下一个字的最高有效位。串数据通过发送器发送然步可以使用时钟信号的后高到低前从到高然后在串行时钟信号的前沿，串行数据必须被锁存到接收器。由于个限制，传送数据被同步只能使用时钟信号的前沿。左右声道选择线指示正在传送的数据所在的声道。I2SLRCK能够在串行时钟信号的后或前沿改变而它的长度不需要对称。在从设备，I2SLRCK信号在时钟信号的前沿被锁存在最高有效位被传送的前一个周期改变。12.S3C2410A与UAD1341通I2S总接口连，试述音频数据传送过程。答：处理器通过IIS总接口，控制音频数据在s3c2410内与UDA1341TS之传送。连接在上麦克风信号在内经过转换器，转换成二进制数串通过引送到S3C2410的IIS模在IIS模中数据转换成并行数据然后使用通常存取方式或存方式，将并行数据保存的内存中，而内存中要输出的音频数据使用通常存取方式或DMA存方式，将数据并行传送到IIS模在IIS中转换成串行数据，串行通过DATAI引脚送到UDA1314TS，片内经过转换器，变成模拟信号，经过驱动器，驱动扬声器。仅

13.简控制器组成及数据流描述。LCD控器包括ＬＣ定时控制辑单元以及组。当传送请求由总线仲裁器接收时，4个续的字数据由系统存储器帧缓冲区传送到LCDCDMA内的。全部FIFO大为28个字，别由12个字的FIFOL和16个的FIFOH组。使用和FIFOH，用来支持双扫显示模式，在单扫描显示模式，仅有FIFO中个，即FIFOH能被使用。14.以是S3C2410A的口逻辑方框图，试分析其组成和工作原理。仅

一个波特率发生器、一个发送器、一个接收器和一个控制单元。波特率发生器使PCLK或UEXTCLK时钟。发送器和接收器各有一个16字的寄器和移位器。在FIFO方式，要发的数据先写入寄存器然复制到发送移位器通发送数据引脚TxDn移输出；而收数据从接收数据引脚RxDn输入并移位然后从接收移位器复制到寄存器、二

程分。以程主过加释幷出序能1.

汇程：IsrIRQsubsp,sp,#4；stmfdsp｝

//堆指针—送sp//保存R8,R9ldrr9，INTOFFSET取中偏移寄存器地ldrr9，；

//将该r9内作为地址，读该单元数据r9ldrr8，；读中断量表首地址addr8，，；的值逻辑左移2位，加r8，和送。ldrr8,[r8]；strr8[sp,#8ldmfdsp!，{r8-r9,pc}；

将该r8内作为地址，读该单元数据送r8//先索引数据写入sp+8做址的寄存器中不回写。//将sp指的储存单元多字数据，装入r8-r9地址单元，pc中。程实的能IRQ中服程课本2.C语言序rGPFCON|=2<<0|2<<4;//

将GPF0配置成EINT0和配置成rGPGCON|=2<<6|2<<22;//将，GPG11配置成EINT11,EINT19功能rINTMOD=0;中模式配为中rEXTINT0|=4<<0|4<<8;//将和信号方式设置为上升沿触发rEXTINT1|=4<<12;//将EINT11信方式配置为上升沿触发rEXTINT2|=4<<12;//将EINT19信方式配置为上升沿触发//rINTMSK&=~(1<<0|1<<2|1<<5);//EINT0,EINT2,EINT8_23对应屏蔽位置，允许服务程实的能中初化课3.C语言序voidTest_Touchpanel(void)仅

{rADCDLY=50000;//Normalconversionmodedelayabout开或区间延时rADCCON=(1<<14)+(ADCPRS<<6);//ADCPRSEn,ValuerADCTSC=0xd3;//Wfait,XP_PU,XP_Dis,XM_Dis,YP_Dis,YM_EnpISR_ADC=(int)AdcTsAuto;//设置中断程入口地址rINTMSK=~BIT_ADC;//ADCTouchScreenbitclear中屏蔽寄存器中，不屏蔽rINTSUBMSK=~(BIT_SUB_TC);不蔽子中断INT_TC等键盘输入，等待期间可以按下触摸屏触针，进入中断处理程序rINTSUBMSK|=BIT_SUB_TC;//屏子中断INT_TCrINTMSK|=BIT_ADC;中屏蔽寄存器中，屏蔽INT_ADC}程实的能测触屏4.汇语ldrldrr3,[r0]movorrr1,#BIT_SELFREFRESHstr[r0];EnableSDRAMself-refresh使SDRAM自动新mov可不要subsr1,r1,#1%B0

;waituntilself-refreshisissued.maynotbe等待新也四设与程每10分共20〕设程序，写出现LED1~LED4轮流闪烁的主程序代码。已知，考虑分频函数FCLK:HCLK:PCLK按计，使用口GPB0、、、3为LED控端口，低电平点亮。功描述配置端口B引端，使用位21:0]，别对端的个脚端进行配置。00：入01：输出；10：2功11保留程序代码：仅

voiddely(U32tt){U32i;for(;tt>0;tt--){for(i=0;i<10000;i++){}}}intMain(intargc,char**argv){inti;U8key;U32mpll_val=0;intdata;mpll_val(92<<12)|(1<<4)|(1);//initFCLK=400M,sochangeMPLLfirstChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);MMU_DisableICache();MMU_DisableDCache();rGPBCON=0x155555;data=0x06;while(1){rGPBDAT=(data<<5);dely(120);data=~data;}return}仅

2.根Nand制工原，在中出S3C2410A的控制与K9F2808U0C片连关，简描其操过。3.S3C2410A的LCD控器始化程序主要包括配置LCD引脚用到的GPIO设置LCDCON寄存器参数等。试配置端、端的相关引脚LCD能引脚。写出端口配置初始化程序。voidLcd_Port_Init(void){rGPCUP=0xffffffff;rGPCCON=0xaaaaaaaa;rGPDUP=0xffffffff;rGPDCON=0xaaaaaaaa;rGPCCON|=2<<12|2<<14|2<<16;”InitializingGPIOports\n”);4.用S3C2410A或S3C2440的口1实串口通信计带流量控制的简单收发程序，包括初化序发送程和接收序所用寄存器描述如下：仅

位[6][5:3][2][1:0]

描述0：正常模式；：外模式0xx：奇偶校验；：校验：偶校验110：制奇偶校验／校验；：制奇偶校验／校验0：每帧个止；：每帧个停止位00：位；：位10：7位；：位的位功能波特率时钟选择发送中断请求类型选择接收中断请求类型选择Rx超中断使能控制接收错误状态中断使能控制回送模式选择发送模式选择接收模式选择UMCONn的功能AFC使请求发送

位[10][9][8][7][6][5][3:2][1:0]位[4][0]

描述0：使用PCLK1：用0：脉冲；：平0：脉冲；：平0：禁止；：能0：禁止；：能0：正常模式；：回送模式00：止；01：中断请求或查询模式；00：止；01：中断请求或查询模式；描述0：禁止；：能0：RTS无；：RTS有效等等已定义宏如下：#defineWrUTXH0(ch)(*(volatileunsignedchar*)0x50000020)=(unsignedchar)(ch)#define(*(volatileunsignedchar程序设计〔要求加注释voidUart_Init，baud)｛inti;〔〕pclk＝PCLK;Switch(nchannel){case：//UART0rUFCON0=0x0;//UART0控制寄存器FIFO禁止rUMCON0=0x0;//UART0MODEM制寄存器AFC禁rULCON0＝行制寄存器：正常模式，无奇偶校验，位止位位数据位＝0x245控寄存器rUBRDIV0．/baud+0.5)-1);波率因子寄存器break;仅

case：//UART1case：//UART2default:break;}〔＝i<100;〕}voidUart_SendByte〔〕｛〔〕｛〔data==＼〕｛while〔＆〕Delay〔//时，与终端速度有关〔＼’｝＆；//等，直到发送状态就绪〔〔｝}char〔〕｛〔＝＝〕｛〔＆〕//UART0接收到数据return〔elsereturn；｝}5.使用的A/D转换器进行模拟信号到数字信号的转换。写出初始化函数和读取转换结果的函数。ADCDAT0位

位

描述XPDATA〔正常〕[9:0]定义与／转相关的寄存器

X位的转换数据值〔包括正常A/D换的数据值值围0～3FF仅

#definerADCCON〔〔0x58000000〕控制寄存#define〔〔volatileunsigned*〕〕触屏控制寄存器#define*〔unsigned*〕〕//ADC启动或间隔延时寄存器#define〔〔volatile〕0x5800000c〕//ADC转数据寄存器0#define〔〔volati1e0x58000010〕//ADC转数据寄存器程序设计〔要求加注释6.S3C2440的bank6使位据线SDRAM芯片连，每SDRAM为32MB存空，位据线试出者间连电图在列中S芯引引线标连到芯片的应脚称简单描述工作原理：地址总线ADDR[25:24]分与SDRAM的BA1BA0连接，选择芯片内部的。由于数据总线为32位所以地址总线被忽略，地址总线仅

与SDRAM的A[12:0]接，传行地址和列地址总U6连接低十六位，连高十位。一填空“嵌性、专用”“电脑系”是嵌入式系统的三个基本要素。IP核分软核硬、固。嵌式系统通常由包含有嵌入式处理器、嵌入式操作系统、应用软件和外围设备口的嵌式脑统执行置被控对象〕组成。嵌式脑统整个嵌入式系统的核心，可以分为硬件层、中间层、系统软件层和应用软件层。硬层中包含嵌入式微处理器、存储器、通用设备接口和I/O接。嵌入式微处理器是嵌入式系统硬件层的核心。系初始化过程按照自底向上、从硬件到软件的次序依次可以分片级始板级始和系级始3个主要环节。系软件层通常包含有实时多任务操作系统Real-timeOperation，件系统形户接GraphicUserInterface系及通用组件模块组成是嵌入式应用软件的基础和开发平台。8.ARM处理器共有37个寄存器31个通用寄存器6个态寄存器寄存器R13通用作栈针称作SP寄器作程链寄器也称链寄器LK〔LinkFIQ模式7个分组寄器～R14映射R8_fiq～R14_fiq在ARM态，许处没要存何寄器User、IRQ、Supervisor、和模式一种包两分的存R13和R14的映射许种式有己堆和接寄存。10.寄器R15用程计器PC。ARM状，位］为0，位［31:2］保。11.程状态寄存器CPSR的NC、V分指-------指、指------0]用做------。12.ARM指集致分类：支跳转指、储访指、据理令、序态存指、常断令协理指。指令解析举例：13.LDRR0,[R1]；将存储器地址为的字数据读入寄存器。14.STRR0[R1]，8；中字数据写入以R1为地址的存储器中，并将新地址R1＋写R115.ADDSR1,R1,#1；法指令R1＋＝R1影响CPSR寄器，带有S16.LDMFDR13!{R0R4-R12PC}；堆栈内容恢复到寄存R0R4R12LR17.S3C2410A的CPU内采用的是16/32位ARM920T内核，同时还采用了〔先进的微控制器总线体系结构〕新型总线结构。18.采用了AMBA总和高缓存体系结构，该结构具有独立的16KB指令和数Cache，每个Cache都由8字的行组成的。19.2个USB主设接口1个USB从接口20.117位用I/O口通外部中断源；21.

电源控制模式有正常、慢速、空闲和电源关断4种式22.ARM处器支持用户、快中断、中断、管理、中、系统和未定义等7种处理器模式，除了用户模式外，其余的均为特权模式；仅

23.ARM微理支持种型堆，：满递堆、满减堆栈、空增堆栈、递减堆。24.25.8通10位和摸接口；26.支持小／大端方式27.ARM体结构使用单一、线性地址空间。将字节地址做为无符号数看待，范围为～32－28.地址空间：个储器bank，bankbyte共1GB29.对字齐地A，地址间则求下地位A的由址A、A＋1、＋A＋的节成地位A的字地为A和A＋字组；地位A＋半由址A＋A＋的节成地位A的由址A和A＋半组。30.ARM系使存储映I/O。I/O口使用定存器址当这地加〔于入或这地存〔于出时完I/O功。31.bank0～bank6都用固定的bank起地。32.每bank支可编程的8/16/32位据总线宽度33.总宽度和待寄存器：来设置总线宽的和等待状态。34.Bank控寄存器：制bank的片选，访问周期。35.刷控制寄器：SDRAM的刷新控制寄存器。36.BANKSIZE寄器：用设置BANK的量。37.支持从Flash存器和Flash两种启方式Flash模下用KB内部缓冲器用于启动引导38.Cache存器采用直达〕写回〔〕作更新主存储器。39.每个引脚端的功能通端口制存〔〕定义〔配置4