第2章 逻辑电路

第2章逻辑门电路2.1数字脉冲和电平标准2.2基本逻辑门电路退出2.3TTL门电路

2.4CMOS门电路

2.5门电路的使用常识

2.1数字脉冲和电平标准2.1.1脉冲波形的基本参数2.1.2TTL电平标准退出2.1.1脉冲波形的基本参数

主要参数：(1)幅度Vm——脉冲电压变化的最大值。(2)上升时间tr——脉冲从幅度的10%处上升到幅度的90%处所需时间。(3)下降时间tf——脉冲从幅度的90%处下降到幅度的10%处所需的时间。(4)脉冲宽度tp——定义为前沿和后沿幅度为50%处的宽度。(5)脉冲周期T——对周期性脉冲，相邻两脉冲波对应点间相隔的时间。周期的倒数为脉冲的频率f，即实际的矩形波波形2.1.2

TTL电平标准

在数字电路中用高、低电平表示二进制数码的1和0。电平是指一定范围内的电压，而不是一个确切的电压值。数字电路使用较多的是TTL电平标准。标准规定0V到0.8V为低电平，低电平的额定值为0.2V；2V到5V为高电平，高电平的额定值为3V。0.8V到2V之间的电压称为不确定状态（也有人称其为坏电平）。2.2基本逻辑门电路2.2.1与门电路2.2.2或门电路2.2.3非门（反向器）电路退出2.2.1与门电路Y=ABY=A+B2.2.2或门电路①uA＝0V时，三极管截止，iB＝0，iC＝0，输出电压uY＝VCC＝5V②uA＝5V时，三极管导通。基极电流为：iB＞IBS，三极管工作在饱和状态。输出电压uY＝UCES＝0.3V。三极管临界饱和时的基极电流为：2.2.3非门（反向器)电路2.3TTL门电路2.3.1与非门2.3.2OC门退出2.3.3三态门输入端全为高电平，输出为低电平输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系T1：倒置放大状态T2：饱和状态T3：导通状态T4：截止状态T5：深饱和状态T2：截止状态T3：微饱和状态T4：放大状态T5：截止状态2.3.1与非门TTL与非门电路

OC门的结构RLVC集电极开路与非门（OC门）当输入端全为高电平时，T2、T5导通，输出F为低电平；输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。OC门完成“与非”逻辑功能逻辑符号：ABF2.3.2OC门

OC门实现“线与”逻辑FRLVC相当于“与门”逻辑等效符号负载电阻RL的选择

三态门工作原理非门，是三态门的状态控制部分E使能端六管TTL与非门增加部分当E=0时，T4输出高电平VC=1，D2截止，此时后面电路执行正常与非功能F=AB101V1V输出F端处于高阻状态记为ZT6、T7、T9、T10均截止Z当E=1时，返回2.3.3三态门除具有TTL“与非”门输出高、低电平状态外，还有第三种输出状态

—高阻状态，又称禁止态或失效态使能端的两种控制方式低电平使能高电平使能三态门的逻辑符号ABFEFABE2.4

CMOS门电路

2.4.1CMOS反相器

2.4.2CMOS与非门

2.4.3CMOS或非门退出2.4.4CMOS传输门CMOS反相器PMOSNMOS工作原理：1、输入为低电平VIL=0V时VGS1＜VT1T1管截止；|VGS2|＞VT2电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDDT2导通2、输入为高电平VIH=VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。实现逻辑“非”功能返回漏极相连做输出端柵极相连做输入端衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位电源电压VDD＞VT1+|VT2|，VDD适用范围较大可在3～18V，VT1--NMOS的开启电压VT2--PMOS的开启电压2.4.1CMOS反相器2.4.2CMOS与非门①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。2.4.3CMOS或非门CMOS传输门（TG）栅极控制电压为互补信号，如C=0，C=VDD工作原理：当C=0V，C=VDD时TN和TP均截止，VI由0～VDD变化时，传输门呈现高阻状态，相当于开关断开，CL上的电平保持不变，这种状态称为传输门保存信息当C=VDD，C=0V时，VI在VT～VDD范围变化时TP导通即VI在0～VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，这种状态称为传输门传输信息VI由0～（VDD-VT）范围变化时TN导通返回2.4.4CMOS传输门CMOS传输门（TG）工作原理：1、当C为低电平时，TN、TP截止传输门相当于开关断开，传输门保存信息2、当C为高电平时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，传输门传输信息由此可见传输门相当于一个理想的开关，且是一个双向开关逻辑符号输入输出门控制信号返回2.4.4CMOS传输门2.5门电路的使用常识

2.5.1TTL非门电路的基本参数退出电压传输特性TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，即VO=f（VI）截止区当VI≤0.6V，Vb1≤1.3V时，T2、T5截止，输出高电平VOH=3.6V线性区当0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V时，T2导通，T5仍截止，VC2随Vb2升高而下降，经T3、T4两级射随器使VO下降转折区饱和区返回2.5.1TTL非门电路的基本参数VoffVSHVonVSL抗干扰能力关门电平VOFF：保证输出为标准高电平VSH的最大输入低电平值开门电平VON：保证输出为标准低电平VSL的最小输入高电平值低电平噪声容限VNL：VNL=VOFF-VSL高电平噪声容限VNH：VNH=VSH-VON输入特性输入电流与输入电压之间的关系曲线，即II=f（VI）假定输入电流II流入T1发射极时方向为正，反之为负1.输入短路电流ISD（也叫输入低电平电流IIL）当VIL=0V时由输入端流出的电流前级驱动门导通时，IIL将灌入前级门，称为灌电流负载2.输入漏电流IIH（输入高电平电流）指一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。约10μA左右平均传输延迟时间tpd导通延迟时间