VHDL实验半加器等等指导书

实验一半加器和全加器的设计一、实验目的1、掌握图形的设计方式；2、掌握自建元件及调用自建元件的方法；3、熟练掌握MAXPLUSII的使用。二、实验内容1、熟练软件基本操作，完成半加器和全加器的设计；2、正确设置仿真激励信号，全面检测设计逻辑；3、综合下载，进行硬件电路测试。三、实验原理1、半加器的设计0011010101100001SABABCAB2.全加器的设计全加器除考虑两个加数外，还考虑了低位的进位。全加器真值表：AiiSiCi00 0 0000 1 1001 0 10PAGEPAGE100110110010101011100111111全加器逻辑表达式：SiAiBiCi1；Ci(AiBi)Ci1AB3、利用半加器元件完成全加器的设计（1）图形方式其中HADDER为半加器元件。四、实验步骤1、完成图形半加器设计。2VHDL半加器设计与仿真（记录仿真波形。3VHDL全加器设计与仿真（记录仿真波形。4、利用半加器元件进行图形的全加器设计。五、思考题：1、怎样自建元件？自建元件的调用要注意什么？实验二二位加法计数器的设计一、实验目的1、掌握二位加法计数器的原理；2VHDL描述。3VHDL中元件例化的意义。二、实验内容1、完成带进位功能二位加法计数器的VHDL设计；2、正确设置仿真激励信号，全面检测设计逻辑；3、综合下载，进行硬件电路测试。三、实验原理1、二位加法计数器中使用了矢量类型的数据，用来表示计数的数值。2、元件的例化就是元件的调用，是层次化设计的基础。具体设计程序由学生自己完成。四、实验步骤1、了解二位加法计数器的工作原理。2、用VHDL文本方式设计二位加法计数器。3、进行二位加法计数器的设计仿真（记录仿真波形。4、进行二位加法计数器的设计下载与测试。五、思考题1、怎样设计“减法”计数器？2、进位信号的设置应注意什么？实验三基于QUARTUSII图形输入电路的设计一、实验目的1、通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。2、初步了解QUARTUSII原理图输入设计的全过程。3、掌握组合逻辑电路的静态测试方法。二、实验原理输入输出译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。其真值表如表1-1输入输出ABCD7D6D5D4D3D2D1D00000000000110000000010010000001001100000100000100010000101001000000110100000011110000000表1-1三-八译码器真值表译码器不需要像编码器那样用一个输出端指示输出是否有效三、实验内容在本实验中，用三个拨动开关来表示三八译码器的三个输入AC；用八个LED来表示三八译码器的八个输出D0-D（FPGA拨动开关的输出下图1-1所示，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。其电路与FPGA的管脚连接如表1-2所示拨动开关的输出图1-1拨动开关与FPGA接口电路信号名称对应FPGA（EP2C35）管脚名信号说明K1E15从K1输出到FPGA的E15K2B14从K2输出到FPGA的B14K3F9从K3输出到FPGA的F9K4B15从K4输出到FPGA的B15K5A15从K5输出到FPGA的A15K6F11从K6输出到FPGA的F11K7A16从K7输出到FPGA的A16K8F13从K8输出到FPGA的F13K9F14从K8输出到FPGA的F14K10A17从K8输出到FPGA的A17K11H7从K8输出到FPGA的H7K12A18从K8输出到FPGA的A18表1-2拨动开关与FPGA管脚连接表当FPGA与其对应的端口为高电平时LED就会发光，反之LED灯灭。其与FPGA对应的管脚连接如表1-3所示。D1D2D3D4D5D6D7D8D9D10D11D12

E9A11E11B13E14A13L7B19M8A19M7B20

说明从FPGA的E9输出至D1从FPGA的A11输出至D2从FPGA的E11输出至D3从FPGA的B13输出至D4从FPGA的E14输出至D5从FPGA的A13输出至D6从FPGA的L7输出至D7从FPGA的B19输出至D8从FPGA的M8输出至D9FPGA的A19输出至从FPGA的D11从FPGAB20D12四、实验步骤

表1-3 LED灯与FPGA管脚连接表下面将通过这个实验，向读者介绍QUARTUSII的项目文件的生成、编译、管脚分配以及时序仿真等的操作过程。1、建立工程文件>Altera>QuartusII5.1，运行QUARTUSII选择软件中的菜单File>NewProject1-4中的NEXTe:/eda所有的生成文件将放入这个工作目录。第二个输入框为工程名称输入框，第三个输入NEXTNEXTCyclone系列芯片EP2C35F484C8以根据使用的不同芯片来进行设定，其方法基本一致。首先在对话框的左上方的Family下拉菜单中选取grade8，AvailabledevicesNEXTEDATOOL按默认选项，点击NEXT出现新建工程以前所有的设定信息，点击FINISH完成新建工程的建立。2、建立图形设计文件1）在创建好设计工程后，选择File>NEW…菜单，出现新建设计文件类型选择窗口。这里我们以建立图形设计文件为例进行说明，其它设计输入方法与之基本相同。2在New对话框中选择DeviceDesignFiles页下的BlockDiagram/SchematicFil，点击OK按钮，打开图形编辑器对话框。图中标明了常用的每个按钮的功能。QUARTUSIIBlockEdito和结构图Diagrams）QUARTUSII（BlockDesignMAXPLUSII（GraphicDesignFiles，可以在QUARTUSII结构图设计文件。在QUARTUSII图形编辑器窗口中，根据个人爱好，可以随时改变BlockEditor的显示选项，如导向线和网格间距、橡皮筋功能、颜色以及基本单元和块的属性等。在这里以用原理图输入设计一个三八译码器为例，介绍基本单元符号输入方或选择菜单Edit>Insert则弹出Symbol对话框。OK按钮，所选择的符号将显示在图形编辑器的工作区域。将要选择的器件符号放置在图形编辑器的工件区域，用正交节点工具将原件AC个输出为D0、D1、D2、D3、D4、D5、D6、D7。用户也可以根据自己的习惯来定义这些端口名称。完成图形编辑的输入之后，需要保存设计文件或重新命名设计文件。选择File>Save如需要将设计文件添加到当前工程中，则选择对话框下面的Addfiletocurrentproject在整个设计文件保存的过程当中，都需要遵循设计输入法的一般规则。3、对设计文件进行编译QUARTUSII编译器窗口包含了对设计文件处理的全过程。在QUARTUSII软件中选择Tool>CompilerTool菜单项，则出现QUARTUSII的编译器窗口。START按钮进行设计文件的全4、管脚分配（在这个实验中选择为EP2C35F484C管脚分配完之后一定要进行再进行一次全编译，以使分配的管脚有效。5、对设计文件进行仿真创建一个仿真波形文件，选择QUARTUSII软件File>New，进行新建文件1-24OtherFileVectorWaveformFileOK按钮，则打开了一个空的波形编辑器窗口。QUARTUSII软件的Edit>EndTimeTimeOK加入输入、输出端口，在波形编辑器窗口左边的端口名列表区点击鼠标右InsertNodeorInsertNodeor对话框界面中点击NodeFinder…按钮。在出现的NodeFinder1-27所示，在Filter列表中选择Pins：all，在NamedList在NodesFound中间按钮则SelectedNodes窗口下方出现被选择的端口名称。双击OK按钮完成设置，回到的InsertNodeorBus对话框，双击OK按钮，所有的输入、输出端口将会在端口名列表区内显示出来。，选择要输入波形的输入端口如AFile>Save进行保存。指定仿真器设置，在仿真过程中有时序仿真和功能仿真之分，在这里介绍功QUARTUSII软件中选择Tool>SimulatorTool首先产生功能仿真网表文件，点击产生功能仿真网表的按钮GenerateFunctionalSimulationNetlist，产生功能仿真网表，然后点击开始仿真的START按钮开始进行仿真，直到仿真进度条为100%完成仿真。点击仿真报告窗口按钮Report，观察仿真波形。6、从设计文件到目标器件的加载完成对器件的加载有两种形式，一种是对目标器件进行加载文件，一种是对目标器件的配置芯片进行加载EP2C35F672C8使用下载电缆将PC机与实验系统连接起来。选择QUARTUSII软件的Tool>Programmer设置编程硬件，则编程硬件类型为NoHardware，需要对编程硬件进行设置。点击AddHardware按钮，出现AddHardware对话框。在AddHardware对话框中，从Hardwaretype列表中选择所需要硬件类型，如果是USB接口的请参照用户使用手册中的USB电缆的安装与使用，如果使用的是1-35OK回到编程器硬件设置窗口，点击Close如果软件已运行一个工程，则在打开编程器的时候，编程器窗口会自动出现Progam/Configure，编程模式选取JTAG模式，点STRAT进行文件加载，直到加载进度变为100%，文件成功加载完成。五、实验现象与结果文件加载到目标器件后，拨动拨动开关，LED灯会按表1-1所示的真值表对应的点亮。六、实验报告1、进一步熟悉和理解QUARTUSII软件的使用方法。实验四可控脉冲发生器的设计一、实验目的1、了解可控脉冲发生器的实现机理。2、学会用示波器观察FPGA产生的信号。3、学习用VHDL编写复杂功能的代码。二、实验原理脉冲发生器就是要产生一个脉冲波形假如有一个计数器T0～NM（0≤，若输出为，那么Q只要满足条件1 0TMQ0 M TN时，通过改变N值，即可改变输出的脉冲波的周期；改变M值，即可改变脉冲波的占空比。这样输出的脉冲波的周期和占空比分别为：M CLOCK三、实验内容

占空比 100%N1本实验的任务就是要设计一个可控的脉冲发生器，要求输出的脉冲波的周期和占空1MHz时钟，然后再用按键S1S2来控制脉冲波的周期，每按下S1，N会在慢速时钟作用下不断地递增会在慢速时钟作用下不断地递减S3S4每按下S3，M会在慢速时钟作用下不断地递增1，每按下S4，M会在慢速时钟作用下1，S8用作复位信号，当按下S8时，复位FPGA内部的脉冲发生器模块。四、实验步骤1、打开QUARTUSII软件，新建一个工程。2、建完工程之后，再新建一个VHDLFile，打开VHDL编辑器对话框。3VHDL编辑窗口编写VHDL盘中提供的示例程序。4、编写完VHDL程序后，保存起来。方法同实验一。5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。端口名使用模块信号FPGA管脚说明6LEDFPGA的管脚连接表（1-1端口名使用模块信号FPGA管脚说明CLK数字信号源L2时钟为1MHZMD按键开关S1F8频率控制/增加MU按键开关S2A14频率控制/减少ND按键开关S3F10占空比控制/增加NU按键开关S4B16占空比控制/减少RST复位按键RESETB18复位控制FOUT输出观测模块V15示波器观测点表9-1端口管脚分配表7、用下载电缆通过JTAG口将对应的sof文件加载到FPGA自己的编程思想一致。五、实验结果与现象选择为1MHZ，按下按键开关模块的S81KHZ50S1键或者S2S3键或者S4六、实验报告1、绘出仿真波形，并作说明。2、在这个实验的基础上重新设计，使程序改变频率的时候不会影响占空比的改变。3、将实验原理、设计过程、编译仿真波形和分析结果、硬件测试结果记录下来。实验五基于VHDL的抢答器的设计一、实验目的1、熟悉四人抢答器的工作原理。2、加深对VHDL语言的理解。3、掌握EDA开发的基本流程。二、实验原理的误差而未能正确判断最先抢答的人的情况。三、实验内容本实验的任务是设计一个四人抢答器S8S1～S41号抢答者LED模块的LED1～LED4分别表示于抢答S8S1～S4中第一个按LED数码管显示对应抢答成功者的号码。LEDFPGA中都做了详细说明，这里不在赘述。四、实验步骤1、打开QUARTUSII软件，新建一个工程。2、建完工程之后，再新建一个VHDLFile，打开VHDL编辑器对话框。3VHDLVHDL光盘中提供