微机原理第五章半导体存储器

微机原理第五章半导体存储器第一页，共五十三页，2022年，8月28日第五章半导体存储器2主要内容5.1概述5.2随机存取存储器RAM5.3只读存储器ROM5.4存储器芯片与CPU的连接5.5高速缓冲存储器Cache第二页，共五十三页，2022年，8月28日第五章半导体存储器35.1概述5.1.1存储系统的基本概念5.1.2存储器的分类5.1.3存储器的主要性能指标5.1.4存储器的组成结构第三页，共五十三页，2022年，8月28日第五章半导体存储器45.1.1存储系统的基本概念

存储器是 一种接收、保存和取出信息（程序、数据、文件）的设备；

一种具有记忆功能的部件；是计算机的重要组成部分，是CUP最重要的系统资源之一。

CPU与存储器的关系如下图所示。第四页，共五十三页，2022年，8月28日DSESSSCSIPPSW标志寄存器执行部件控制电路指令译码器4321数据暂存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组指令队列地址总线AB数据总线DB总线接口控制电路控制总线CB运算器地址加法器地址译码器、、、指令1指令2指令3指令4、、、数据1数据29AH、、、指令MOVAL,[BX]包含一个从存储器读操作存储器CPU第五页，共五十三页，2022年，8月28日第五章半导体存储器65.1.2存储器的分类

按构成存储器的器件和存储介质分类按存储器存取方式分类按在微机系统中位置分类第六页，共五十三页，2022年，8月28日第五章半导体存储器7按存放信息原理不同5.1.2存储器的分类

按构成存储器的器件和存储介质分类：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。按存储器存取方式分类：随机存取存储器RAM(RandomAccessMemory)

只读存储器ROM(Read-OnlyMemory)

又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。

在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。

静态RAM动态RAM掩膜ROM（MROM）可编程ROM（PROM）可擦除编程ROM（EPROM）按工艺不同第七页，共五十三页，2022年，8月28日第五章半导体存储器85.1.2存储器的分类

按在微机系统中的位置分类：主存储器（内存，MainMemory）

辅助存储器（外存，ExternalMemory）

用来存放计算机正在执行的或经常使用的程序和数据。CPU可以直接对它进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。缓冲存储器（缓存，CacheMemory）

用来存放不经常使用的程序和数据，

CPU不能直接访问它。属计算机的外部设备,是为弥补内存容量的不足而配置的，容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。第八页，共五十三页，2022年，8月28日第五章半导体存储器95.1.2存储器的分类

小结第九页，共五十三页，2022年，8月28日第五章半导体存储器105.1.3存储器的主要性能指标

存储器性能指标主要有：

存储容量、存储速度、可靠性、功耗存储容量：反映存储器可存储信息量的指标。以字数×每个字的字长表示。

如某存储器存储容量为 64K×8位，即64K字节。存储速度：完成一次访问（读/写）存储器的时间。

可靠性：可靠性是用平均故障间隔时间MTBF来衡量。存取时间TA（AccessTime）表示启动一次存储操作到完成该操作所经历时间；存储周期TMC（MemoryCycle）两次独立的存储操作之间所需的最小时间间隔。功耗：通常是指每个存储单元消耗功率的大小。第十页，共五十三页，2022年，8月28日第五章半导体存储器11微机系统中的存储器分层体系结构简单的二层结构：内存＋外存

一般为半导体存储器，也称为短期存储器。解决读写速度问题

包括磁盘（中期存储器）、磁带、光盘（长期存储）等。解决存储容量问题微机系统中存储器采用分层体系结构的根本目的：协调速度、容量、成本三者之间的矛盾。第十一页，共五十三页，2022年，8月28日第五章半导体存储器12完整的四层结构：寄存器＋Cache＋主存＋辅存CPU内部高速电子器件L1：CPU内部L2：CPU外部一般为静态随机存储器SRAM一般用动态随机存储器DRAM存放临时数据，而用闪速存储器FLASH存放固化的程序和数据磁盘、磁带、光盘等cache-主存：解决高速度与低成本的矛盾；主存-辅存：利用虚拟存储技术解决大容量与低成本的矛盾

只有主存（内存）占用CPU的地址空间！内存第十二页，共五十三页，2022年，8月28日第五章半导体存储器13微机系统中分层的存储器结构第十三页，共五十三页，2022年，8月28日第五章半导体存储器145.1.4存储器的组成结构

半导体存储器一般由以下部分组成：

存储体、地址选择电路、输入输出电路、控制电路·存储体：矩阵形式保存数据。·地址选择器：接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读／写操作。（1）单译码——适用于小容量存储器（2）双译码——分为行译码与列译码·I/O电路：控制信息的读出与写入（包含对I/O信号的驱动及放大处理功能）。·控制电路：片选信号用以实现芯片的选择。读/写控制电路则用来控制对芯片的读/写操作。第十四页，共五十三页，2022年，8月28日第五章半导体存储器15静态随机存取存储器SRAM动态随机存取存储器DRAM5.2随机存取存储器RAMRAM(RandomAccessMemory)意指随机存取存储器。其工作特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读／写操作。第十五页，共五十三页，2022年，8月28日第五章半导体存储器165.2.1静态随机存取存储器SRAMSRAM的六管基本存储单元T1和T2组成双稳态触发器，用于保存数据。T3和T4为负载管。如A点为数据D，则B点为数据/D。行选择线有效（高电平）时，A、B处的数据信息通过门控管T5和T6送至C、D点。列选择线有效（高电平）时，C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。集成度低，但速度快，价格高，常用做Cache。T1T2ABT3T4+5VT5T6CD列选择线T7T8I/OI/O行选择线第十六页，共五十三页，2022年，8月28日第五章半导体存储器175.2.1静态随机存取存储器SRAM典型存储器——静态RAM存储器芯片Intel2114（1）外部结构•A0-A9：10根地址信号输入引脚。•：读／写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。•I/O1~I/O4：4根数据输入／输出信号引脚•：低电平有效，通常接地址译码器的输出端。•+5V：电源。•GND：地。地址线数目A、数据线数目I/O与芯片容量（M×N）直接相关：

2114容量为：210×4bit即1K×4第十七页，共五十三页，2022年，8月28日第五章半导体存储器185.2.1静态随机存取存储器SRAM典型存储器——静态RAM存储器芯片Intel2114（2）内部结构•存储矩阵：4096个存储电路（64×64矩阵）•地址译码器：输入为10根线，采用两级译码方式，其中6根用于行译码，4根用于列译码；•I/O控制电路：分为输入数据控制电路和列I／O电路，用于对信息的输入／输出进行缓冲和控制；•片选及读／写控制电路：用于实现对芯片的选择及读／写控制。第十八页，共五十三页，2022年，8月28日第五章半导体存储器195.2.2动态随机存取存储器DRAM

集成度高，但速度较慢，价格低，一般用作主存行选择线T1B存储电容CA列选择线T2I/O电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止电容C放电导致数据丢失，必须定时刷新；动态刷新时行选择线有效，列选择线无效（刷新逐行进行）。刷新放大器DRAM的单管基本存储单元基本工作原理：依靠T1管栅极电容的充放电原理来保存信息。第十九页，共五十三页，2022年，8月28日第五章半导体存储器205.2.2动态随机存取存储器DRAM典型存储器——动态RAM存储器芯片Intel2164A（1）外部结构•A0~A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址；

•：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址；•：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时应保持为低电平)；•：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。•DIN：数据输入引脚；•DOUT：数据输出引脚；•VDD：十5V电源引脚；•Css：地；•N/C：未用引脚。第二十页，共五十三页，2022年，8月28日第五章半导体存储器215.2.2动态随机存取存储器DRAM典型存储器——动态RAM存储器芯片Intel2164A（2）内部结构•存储体：64K×1；•地址锁存器：Intel2164A采用双译码方式，其16位地址信息要分两次送入芯片内部，在芯片内部有一个能保存8位地址信息的地址锁存器；•数据输入缓冲器：用以暂存输入的数据；•数据输出缓冲器：用以暂存要输出的数据；•1/4I/O门电路：由行、列地址信号的最高位控制，能从相应的4个存储矩阵中选择一个进行输入／输出操作；第二十一页，共五十三页，2022年，8月28日第五章半导体存储器225.2.2动态随机存取存储器SRAM典型存储器——动态RAM存储器芯片Intel2164A（2）内部结构•行、列时钟缓冲器：用以协调行、列地址的选通信号；•写允许时钟缓冲器：用以控制芯片的数据传送方向；•128读出放大器：与4个128×128存储阵列相对应，接收由行地址选通的4×128个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分；•1/128行、列译码器：分别用来接收7位的行、列地址，经译码后，从128×128个存储单元中选择一个确定的存储单元，以便对其进行读/写操作。

第二十二页，共五十三页，2022年，8月28日第五章半导体存储器23掩模式ROM—MROM（MaskROM）可编程ROM－PROM（ProgrammableROM）可擦除可编程ROM—EPROM（ErasableProgrammableROM）电可擦除可编程ROM—EEPROM

（ElectricallyErasableProgrammableROM）快擦型存储器(F1ashMemory)5.3只读存储器ROMROM(ReadOnlyMemory)

意指只读存储器。其工作特点是：在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作。电源关断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。第二十三页，共五十三页，2022年，8月28日第五章半导体存储器245.3.1掩模式ROM——MROMMROM是厂家根据用户事先编写好的机器码程序，把0、1信息存储在掩模图形中而制成的芯片。芯片制成后，存储位的状态即0、1信息就被固定了。优点：可靠性高，集成度高，价格便宜，适宜大批量生产。缺点：不能重写。第二十四页，共五十三页，2022年，8月28日第五章半导体存储器255.3.2可编程ROM——PROMPROM一种可由用户通过简易设备写入信息的ROM器件。存储原理：（1）二极管破坏型PROM（2）熔丝式PROMPROM可由用户根据自己的需要来确定ROM中的内容，常见的熔丝式PROM是以熔丝的接通和断开来表示所存的信息为1或0。PROM器件只能固化一次程序，数据写入后，就不能再改变了！一次性！！！第二十五页，共五十三页，2022年，8月28日第五章半导体存储器265.3.3可擦除可编程ROM——EPROM紫外线擦除可编程ROM的英文全称为UltravioletErasableProgrammableROM，即UVEPROM，通常为了简便，缩写为EPROM。它的存储内容可以根据需要写入，当需要更新内容时，可以使用紫外线照射的方法擦除原来写入的数据，再写入新的内容。第二十六页，共五十三页，2022年，8月28日第五章半导体存储器275.3.3可擦除可编程ROM——EPROM典型EPROM芯片Intel2716（2K×8）（1）外部结构•Al0~A0：地址信号输入引脚，可寻址芯片的2K个存储单元；•O7~O0：双向数据信号输入输出引脚；•：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作；•：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出；•Vcc：+5v电源，用于在线的读操作；•VPP：+25v电源，用于在专用装置上进行写操作；•GND：地。第二十七页，共五十三页，2022年，8月28日第五章半导体存储器285.3.4电子可擦除可编程ROM—E2PROMEEPROM也可写成E2PROM，它的编程原理与EPROM相同，但可用电擦除，重复改写的次数有限制（因氧化层被磨损），一般为10万次。擦除可以按字节分别进行；可以进行在线的编程写入（字节的编程和擦除都只需要10ms，并且不需特殊装置）第二十八页，共五十三页，2022年，8月28日第五章半导体存储器295.3.5闪速存储器(F1ashMemory)FlashMemory闪速存储器、快擦型存储器：是不用电池供电的、高速耐用的非易失性半导体存储器。其特点是：可以整体电擦除（时间1S）和按字节重新高速编程。是完全非易失性的，可以完全代替E2PROM。能进行高速编程。 如:28F256芯片，每个字节编程需100μs，整个芯片0.5s； 最少可以擦写一万次，通常可达到10万次；低功耗，最大工作电流30mA。与E2PROM进行比较具有容量大、价格低、可靠性高等明显优势。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。典型的芯片有27F256/28F016/28F020等。第二十九页，共五十三页，2022年，8月28日第五章半导体存储器30

掩膜ROM内容只能读出，不能改变.半导体厂家用掩膜技术写入程序成本低，适用于批量生产不适用研究工作PROM可编程ROM内容只能读出，不能改变.用户使用特殊方法进行编程，只能写一次，一次编程不能修改。适用于批量生产不适用研究工作EPROM光可擦除PROM固化程序用紫外线光照5～15分钟擦除，擦除后可以重新固化新的程序和数据。用户可以对芯片进行多次编程和擦除。适用于研究工作不适用于批量生产。E2PROM电可擦除PROM实现全片和字节擦写改写。作为非易失性RAM使用。集成度和速度不及EPROM，价格高，擦写在原系统中在线进行。FlashMemory闪速存储器可以整体电擦除（时间1S）和按字节重新高速编程。

低功耗；编程快（每个字节编程100μs

整个芯片0.5s）；擦写次数多（通常可达到10万）与E2PROM比较：容量大、价格低、可靠性高等优势。分类信息存取方式特点用途只读存储器ROM分类目前取代传统的EPROM和EEPROM的主要的存储器第三十页，共五十三页，2022年，8月28日第五章半导体存储器315.4

存储器芯片与CPU的连接5.4.1存储芯片的扩展5.4.2存储器芯片与CPU的连接如何用容量较小、字长较短的芯片组成微机系统所需容量和字长的存储器？第三十一页，共五十三页，2022年，8月28日第五章半导体存储器3232

用多片存储芯片构成一个需要的内存空间；各存储器芯片在整个内存中占据不同的地址范围；任一时刻仅有一片（或一组）被选中。

存储器芯片的存储容量等于：

单元数×每单元的位数字节数字长扩展单元扩展字长5.4.1存储芯片的扩展第三十二页，共五十三页，2022年，8月28日第五章半导体存储器335.4.1存储芯片的扩展存储器的容量：字节数×字长位扩展字扩展（单元数）字位同时扩展第三十三页，共五十三页，2022年，8月28日第五章半导体存储器345.4.1存储芯片的扩展位扩展（字长的扩展）【例1】

用1K×4的2114芯片构成lK×8的存储器系统。分析：

每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。设计要点：关键是处理好地址线、数据线、写信号线、片选信号线的连接。（1）地址线共用（至系统地址总线低10位）；（2）数据线分别接入系统数据总线的低4位和高4位；（3）端并在一起接至系统的存储器写信号；（4）端并在一起接至地址译码器输出。第三十四页，共五十三页，2022年，8月28日第五章半导体存储器355.4.1存储芯片的扩展字扩展（字数的扩展）【例2】用2K×8的2716Ａ存储器芯片组成8K×8的存储器系统。分析：每个芯片只能提供2K个存储单元，故需用4片这样的芯片，以满足存储器系统的字数要求。（1）地址线共用（至系统地址总线低11位）；（2）数据线共用（至系统数据总线）；（3）端并在一起接至系统的存储器写信号；（4）端分别接至地址译码器的不同输出。设计要点：关键是处理好地址线、数据线、写信号线、片选信号线的连接。2716271627162716第三十五页，共五十三页，2022年，8月28日第五章半导体存储器365.4.1存储芯片的扩展字位同时扩展【练习】用1K×4的2114芯片组成2K×8的存储器系统。将上述两种方法结合使用，一般先扩展字长，在扩展字数。字长扩展字数扩展第三十六页，共五十三页，2022年，8月28日第五章半导体存储器37存储器容量扩展：根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为L×K，要构成容量为

M×N的存储器，需要的芯片数为：

（M×N）（L×K）第三十七页，共五十三页，2022年，8月28日第五章半导体存储器385.4.2存储芯片与CPU的连接CPU对存储器进行读写操作过程：首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接。包括：

•地址线的连接；•数据线的连接；•控制线的连接。数据总线控制总线CPU地址总线

存

储

器第三十八页，共五十三页，2022年，8月28日第五章半导体存储器39一、存储器与CPU连接时应注意问题1.CPU总线的负载能力。(1)直流负载能力

一个TTL电平(2)电容负载能力

100PF由于存储器芯片是MOS器件，直流负载很小，它的输入电容为5－10PF。所以a.小系统中，CPU与存储器可直连，b.大系统常加驱动器,在8086系统中,常用8226、

8227总线收发器实现驱动。第三十九页，共五十三页，2022年，8月28日第五章半导体存储器40402.

CPU的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。第四十页，共五十三页，2022年，8月28日第五章半导体存储器41413.存储器的地址分配和选片问题。(1)确定整机存储容量；(2)整机存储容量在整个存储空间的位置；(3)选用存储器芯片的类型和数量；(4)划分RAM、ROM区，地址分配，画出

地址分配图。第四十一页，共五十三页，2022年，8月28日第五章半导体存储器4242一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU连接时其使用的控制信号也不完全相同。4.控制信号的连接第四十二页，共五十三页，2022年，8月28日第五章半导体存储器4343二、片选信号的产生

单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到：1.地址的分配；2.存储器芯片的选择(片选)。CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。第四十三页，共五十三页，2022年，8月28日第五章半导体存储器44存储器空间的划分和地址编码是靠地址线来实现的。对于多片存储器芯片构成的存储器其地址编码的原则是：

一般情况下，CPU能提供的地址线根数大于存储器芯片地址线根数，例如，对于多片6264(8K*8)与8086相连的存储器，A0～A12作为片内选址，A13～A19作为选择不同的6264。1.低位片内选址；2.高位选择芯片(片选)。第四十四页，共五十三页，2022年，8月28日第五章半导体存储器45451.线选法：CPU中用于“选片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片，这种方法称之为线选法。片选信号产生的方法第四十五页，共五十三页，2022年，8月28日第五章半导体存储器4646

另一种常用的线选法是用高位地址的每一根线去分别控制各组芯片的片选端，如下图所示：

第四十六页，共五十三页，2022年，8月28日第五章半导体存储器4747芯片

A19~A15A14A13A12~A0一个可用的地址范围

甲

×××××

10全0~全104000H~05FFFH

乙

×××××

01全0~全102000H~03FFFHA12~A0

2764（甲）2764（乙）A14

A13

CECE

下图为线选法的例子，令A13和A14分别接芯片甲和乙的片选端。可能的选择只有10（选中芯片甲）和01（选中芯片乙）。

线选法A19~A15因未参与对2个2764的片选控制，故其值可以是0或1（用x表示任取），这里，假定取为全0，则得到了两片2764的地址范围如图中所示，显然2片2764的重叠区各有25=32个。

第四十七页，共五十三页，2022年，8月28日第五章半导体存储器4848

全译码法中，对剩余的全部高位地址线进行译码称为全译码法。a.译码电路复杂。b.每组的地址区间是确定的、唯一的。特点：2.全译码法：第四十八页，共五十三页，2022年，8月28日第五章半导体存储器4949a.译码电路较复杂。b.每组的地址区间不唯一，有地址重叠。

在译码法中，只对剩余的高位地址线的某几根进行译码，称