数字电子技术基础康华光第五版答案

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！第一章数字逻辑习题一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）012频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%4（4）2.718解：（2）（127）D=2-1=（）B-1=（1111111）7B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H（3）254.25解：（43）D=（01000011）ASCⅡ码的表示：P28（3）you（1）0101011，则（00101011）B=（2B）H（2）@的的1111001,1101111,1110101,对应的十六进制数分别为的0110100,0110011,对应的十六紧张数分别为L的解:(a)为与非，ABABAB⊕=+（A⊕B）=AB+ABABAB⊕B010110011001001ABAB2⊕与CDEA+)=++CDE++)+===EABCBC(+)ABCBC(+)=+BCB+)+++ABCAB+(++ABC+A++++BABABAB)()(A)++++BABABAB)()()=AABA)(+AB=+++++++LABAC=+)=+LABCD(+++)=∑m(0,2,4,6,9,13)+∑d(1,3,5,7,11,15))=∑m(0,13,14,15)+∑d(1,2,3,9,10,11)L+=++LABBCCAC0101010L011111110L=++=?种V/V2解：根据表题所示逻辑门的参数，以及式（3.1.1）和式AVV=—=2.4V—2V=0.4V(min)V(min)VVV=—=0.8V—0.4V=0.4VB和C的噪声容限分别为:电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C所列的三种门电路的技术参数,计算出它们的延时61解:延时-功耗积为传输延长时间与功耗的乘积,即DP=根据上式可以计算出各逻辑门的延时-功耗分别为DPttP+=ns=22DPDP同理得出:=10PJ,逻辑门的值愈小,表明它的特性愈好,所C的性能最好.与非门在+5V(1)输入端接地;(2)输入端接低于的电源;(4)输入端接的电阻到地.门电路来说,输出和输入低电平的标准电压值为:VV=1.5V,因此有:LViViViV=1.5V,属于逻辑门0LV0LV=1.5V,属于逻辑门0L管的栅极电流非常小,通常小于1uA,在10kΩViV即L所示电路的输出逻辑表达式.ABBCEDEADTP2TN211AEN构成的反相器正常工作，L=和TPTN2A2EN（b）所示和TP2TPTN11ENL=A；当TPTN21（c）和图题（d）所示的高（b）0A010001（d）10kΩ解：（1）参见教材图T1Vcc，，Vc2=VcEs2+VBE3=0.2+0.7=0.9V，而+V=0.7+0.7=1.4V，故BE4DT1VTVC=2.5V。而V1BE11BB1T2，T3若反相器。（1）问驱动门是否超载？（2）若超载，试提出一改进方案；若A和IOLIOHIIHIIL4个的输入电流为：4×(max)IIH4×(max)IIL2个的输入电流为：2×(max)IIH2×(max)①3.2.3（a）所示，4个IIH4(max)0.08mA+0.04mA=0.12mA.而②3.2.3（b而74LS045个门，已知门输管截止时的漏电流=0.2mA；负载门的参数为：VOHVOLA=2.7V，=0.5V，(min)(max)IOL=8mA.根据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。(max)3.2.4（a）所示，IILtotal(IIL输出为低电平，×有)Rp=VDD?VOL=(5?4)VIOLIILtotal()(8?0.005)mA?3.2.4（b）所示，74LS03IIHtotalIIH×()VOHVIHVOH<有RP=VDDVoH=(5?4)VIVIVL000011112ABCDL00000000111111111100001110110011001101010101000101111111=**LABBCLBB当A=0，C=1=++0～9，90A、B、C、、于4．4，14（b）所示0、1、6、9、4。当由0144。0I和分3LC=01mm++=1其他=00。4．4．260为0。14．4．31由44。4．31所和N4．4，31MN＝00B3B2B1B0＝0000，则加法器的输出为S＝I。当MN＝01B3B2B1B0＝0010，加法器的输出S＝I＋2。同理，可分析其他情况，如4．4．316．2．46。2．46，2，5所用46。3．16．3。16．3．1J、KyS1=1，这时有S。＝Sl＝1，移位寄存器Q3Q2Q1Q0＝D3D2D1D0＝1110。启动信号Q。＝0，经两级与非门后，使S1=0，这时有S1S0＝01，Q3Q2、Q1、Q00，因而能够维持6，5，16．5。1D31计数器；画出逻辑图解：33用131001～0000～10001001～＝1001，并将进位信号所示。161162＝2566．5。1801010010，它所对应的82，说明该电路在置数以后从了M=255－82＝174，即一百七十四进M=24，有16＜M＜256，所以要用两片74HCT161。将两芯片的6．5．19的232），并将个TC＝1，将并行置数使6。5．19（b）所示。（2）256K×4（3）lM×1（4）128K×8地址线根数（地址码的位数）nN的关系为：N=2数n存储单元〓64K×1〓64K（注：lK＝1024）；因为，64K〓2’。，即亢11M个存储单元，181M个存储单元，18lM个存储单元，17！＿（2）16K×