《数字逻辑与电路》复习题

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！一、选择题1．以下代码中为无权码的为.8421BCD码.5421BCD码2．以下代码中为恒权码的为。C.余三码C.余三码.格雷码D.格雷码D.16。A.8421BCD码B.5421BCD码3．一位十六进制数可以用位二进制数来表示。A.１4．十进制数25用8421BCD码表示为A.10101B.00100101B.２C.４。C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）等值的数或代码为。。10A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)等值的数为：。8A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)28.常用的BCD码有。A.奇偶校验码格雷码C.8421码D.余三码二、判断题（正确打√，错误的打×）1.方波的占空比为0.5）2.8421码1001比0001）3.数字电路中用“1”和“0”分别表示两种状态,）4）5．八进制数（17）17））8106．当传送十进制数5时，在8421奇校验码的校验位上值应为1）7．十进制数（9）9））10168．当84218）时，在校验位上出现了1时，表明在传送过10）三、填空题111.数字信号的特点是在和来表示。上和上都是断续变化的，其高电平和低电平常用2.分析数字电路的主要工具是，数字电路又称作。3.在数字电路中，常用的计数制除十进制外，还有、、。4.常用的BCD码有、、、等。常用的可靠性代码有、。5.（.）=()=(16286.(35.4)（）=()=()=(8421BCD8210167.（39.75)（）=()=(16)=(10288.(5E.C)（）=()=(8421BCD161628109.（01111000)8421BCD（）=()=()=(2810四、思考题1．在数字系统中为什么要采用二进制？2．格雷码的特点是什么？为什么说它是可靠性代码？3．奇偶校验码的特点是什么？为什么说它是可靠性代码？一、选择题1.以下表达式中符合逻辑运算法则的是。A.C·C=CB.1+1=10C.0<1D.A+1=122.逻辑变量的取值１和０可以表示：。A.开关的闭合、断开B.电位的高、低C.真与假3.当逻辑函数有n个变量时，共有个变量取值组合？A.nB.2nC.2D.24.逻辑函数的表示方法中具有唯一性的是A.真值表B.表达式D.电流的有、无n。C.逻辑图D.卡诺图5.F=A+BD+CDE+D=。BAA.B.C.D.ABD(AB)D(AD)(BD)(AD)(BD)6.逻辑函数F==。A(AB)A.BB.AC.D.ABAB117．求一个逻辑函数F的对偶式，可将F中的A.“·”换成“+”，“+”换成“·”。B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变8．A+BC=A、A+B9．在何种输入情况下，“与非”运算的结果是逻辑0。。、A+CA+BA+C）、B+C．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑0。．全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为1二、判断题（正确打，错误的打）1．2．34．因为逻辑表达式A+B+AB=A+B成立，所以AB=0）5）6）7）8．逻辑函数Y=A+B+C+B）BABC9．因为逻辑表达式A+B+AB=A+B+AB成立，所以A+B=A+B）BABA10．对逻辑函数Y=A+B+C+B利用代入规则，令A=BC代入，得Y=BABCBC+B+C+B=C+B）BBCBC三、填空题1.逻辑代数又称为代数。最基本的逻辑关系有、、三种。常用的导出逻辑运算为、、、、。2.逻辑函数的常用表示方法有、、、。3.逻辑代数中与普通代数相似的定律有、。摩根定律又称为。4.逻辑代数的三个重要规则是、、。5．逻辑函数F=+B+D的反函数。AC116．逻辑函数（B+C）·1的对偶函数是。7．添加项公式AB+C+BC=AB+C的对偶式为。AA8．逻辑函数F=9．逻辑函数F=+A+B+C+D=。ABCD=。ABABAB10．已知函数的对偶式为+，则它的原函数为。BCABCD四、思考题1.逻辑代数与普通代数有何异同？2.逻辑函数的三种表示方法如何相互转换？3.为什么说逻辑等式都可以用真值表证明？4.对偶规则有什么用处？一、选择题1.三态门输出高阻状态时，是正确的说法。A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2.以下电路中可以实现线与功能的有A.与非门B.三态输出门3．以下电路中常用于总线应用的有A.TSL门B.OC门4．逻辑表达式Y=AB可以用A.或门B.非门。C.集电极开路门。D.漏极开路门C.漏极开路门实现。D.CMOS与非门C.与门5．在正逻辑系统中TTL电路的以下输入中A.悬空经2.7kΩ电阻接电源C.经2.7kΩ电阻接地D.经510Ω电阻接地6．对于TTL与非门闲置输入端的处理，可以A.接电源通过电阻3kΩ接电源C.接地7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RIA.＞RB.＜R＜R＜RD.＞RC.R相当于输入逻辑。。D.与有用输入端并联。ONOFFOFFIONOFF二、判断题（正确打，错误的打）1．TTL与非门的多余输入端可以接高电平V）CC2．当TTL与非门的输入端悬空时相当于输入为逻辑1）3）4．两输入端四与非门器件74LS00与7400）115．CMOS或非门与TTL）6）高阻态7．TTL）8．一般TTL9．CMOSOD））10．TTLOC）三、填空题1.集电极开路门的英文缩写为2．OC门称为门，多个OC门输出端并联到一起可实现3．TTL与非门电压传输特性曲线分为区、区、区、门，工作时必须外加和。功能。区。一、选择题1.下列表达式中不存在竞争冒险的有。A.Y=+ABB.Y=AB+CC.Y=AB+ABD.Y=(A+)ABBCBD2.若在编码器中有50个编码对象，则要求输出二进制代码位数为A.5B.6C.10D.503.一个16选1的数据选择器，其地址输入（选择控制输入）端有A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有位。个。。F=BC+AC+F=+BC+ABA.C.E.B.D.F=+BC+AB+F=BC+AC++ABF=+AB+BCF=BC+AC++BC+AB+5.函数，当变量的取值为C.A=1，C=0时，将出现冒险现象。A.B=C=1B.B=C=0D.A=0，B=06.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=。AAX+AAX+AAX+AAXAAX1AAX1AAXD.A.7.一个8选一数据选择器的数据输入端有A.1B.2C.38.在下列逻辑电路中，不是组合逻辑电路的有B.C.1010000112103001103个。D.4E.8。A.译码器B.编码器C.全加器D.寄存器9.八路数据分配器，其地址输入端有个。11A.1B.2C.3D.4E.810.组合逻辑电路消除竞争冒险的方法有。修改逻辑设计B.在输出端接入滤波电容D.屏蔽输入信号的尖峰干扰C.后级加缓冲电路二、判断题（正确打，错误的打）1.）2.）3.）4.半导体数码显示器的工作电流大，每笔划约10mA左右，因此，需要考虑电）5.共阴接法LED数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）6.）7.）8.）×三、填空题1.LED数码显示器的内部接法有两种形式：共2.对于共阳接法的LED数码显示器，应采用3.消除竟争冒险的方法有接法和共接法。电平驱动的七段显示译码器。等。、、一、选择题1.N个触发器可以构成能寄存位二进制数码的寄存器。N-1NN+12N2.一个触发器可记录一位二进制代码，它有个稳态。0123843.存储8位二进制信息要个触发器。234入4.对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输T=。01QQ对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=。01QQ116.对于D触发器，欲使Qn+1=Qn，应使输入D=。01QQ7.对于JK触发器，若J=K，则可完成触发器的逻辑功能。RSDTTˊ8.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。J=K=0J=Q,K=QJ=Q,K=QJ=Q,K=0J=0,K=Q9.欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端。QJ=K=1J=Q,K=QJ=Q,K=QJ=Q,K=1J=1,K=Q10.欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。J=K=1J=Q,K=QJ=Q,K=1J=0,K=1J=K=111.欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端。J=K=1J=1,K=0J=K=QJ=K=0J=Q,K=012.欲使D触发器按Qn+1=n工作，应使输入D=。Q01QQ13.下列触发器中，没有约束条件的是。基本RS触发器主从RS触发器同步RS触发器边沿D触发器14.描述触发器的逻辑功能的方法有。状态转换真值表特性方程状态转换图状态转换卡诺图15.为实现将JK触发器转换为D触发器，应使。J=D,K=DK=D,J=DJ=K=DJ=K=D二、判断题（正确打，错误的打）1.D触发器的特性方程为，与Qn）2.RS触发器的约束条件RS=0表示不允许出现R=S=1）3.主从JK触发器、边沿JK触发器和同步JK）4.若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A）×5.由两个TTL或非门构成的基本RSR=S=06.对边沿JK触发器，在CP为高电平期间，当J=K=1）三、填空题1．触发器有个稳态，存储8位二进制信息要个触发器。SS2．一个基本RS触发器在正常工作时，它的约束条件是+，则它不允许输入=R且R=的信号。113．触发器有两个互补的输出端、Q，定义触发器的1状态为，可见触发器的状态指的是端的状态。，0状态为是4RSR=S=1。一、选择题1．同步计数器和异步计数器比较，同步计数器的显著优点是A.工作速度高触发器利用率高C.电路简单D.不受时钟CP控制。2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A.4B.5C.9D.203．下列逻辑电路中为时序逻辑电路的是A.译码器加法器C.数码寄存器4.N个触发器可以构成最大计数长度（进制数）为A.NB.2NC.N2D.2N5.N个触发器可以构成能寄存A.N-1B.NC.N+1。。D.数据选择器的计数器。位二进制数码的寄存器。D.2N6．五个D触发器构成环形计数器，其计数长度为A.5B.10C.25D.327．同步时序电路和异步时序电路比较，其差异在于后者。。A.没有触发器没有统一的时钟脉冲控制D.输出只与内部状态有关C.没有稳定状态8．一位8421BCD码计数器至少需要A.3B.4C.59.欲设计01234567这几个数的计数器，如果设计合理，采用同步二进个触发器。D.10制计数器，最少应使用A.2B.3级触发器。C.4D.810．8位移位寄存器，串行输入时经A.1B.2C.4个脉冲后，8位数码全部移入寄存器中。D.80178A.2B.6C.7D.8E.1012．某移位寄存器的时钟脉冲频率为100KH，欲将存放在该寄存器中的数左移8位，个触发器。Z完成该操作需要时间。C.100μSA.10μSB.80μSD.800ms1113.若用JK触发器来实现特性方程为Qn1=+AB，则JK端的方程为，K=ABD.J=，K=AB+B。nA.J=AB，K=B.J=AB，K=C.J=ABA+BABA141101001110A.2B.3C.4D.10个触发器。二、判断题（正确打，错误的打）1）2）3）4．同步时序电路具有统一的时钟CP）5）6．环形计数器在每个时钟脉冲CP）7）8）9）10．D触发器的特征方程Q=D，而与Q无关，所以，D触发器不是时n+1n序电路）．在同步时序电路的设计中，若最简状态表中的状态数为2，而又是用N级触发N）12．把一个5进制计数器与一个10进制计数器串联可得到15）13）14．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态S只是短暂N的过渡状态，不能稳定而是立刻变为0）三、填空题1．寄存器按照功能不同可分为两类：寄存器和寄存器。、2．数字电路按照是否有记忆功能通常可分为两类：。3．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。114．时序逻辑电路按照其触发器是否有统一的时钟控制分为序电路。时序电路和时一、选择题1．一个容量为1K×8的存储器有个存储单元。A.8B.8KC.8000D.81922．要构成容量为4K×8的RAM，需要A.2B.4C.83．寻址容量为16K×8的RAM需要A.4B.8C.14片容量为256×4的RAM。D.32根地址线。D.16E.16K4．若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线位线）共有条。A.8B.16C.32D.2565．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为A.×3B.×8C.256×8D.256×2566.采用对称双地址结构寻址的1024×1的存储矩阵有。。A.10行10列B.5行5列C.32行32列D.1024行1024列7．随机存取存储器具有功能。A.读/写无读/写C.只读D.只写8128×1的RAM扩展为1024×8输出端数为A.19256×1的RAM扩展为1024×8输入端数为A.410．只读存储器ROM在运行时具有A.读/无写B.无读/写。B.2C.3D.8。B.2C.3D.8功能。C.读/写D.无读/无写．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容A.全部改变全部为0C.不可预料D.保持不变12．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容A.全部改变全部为1C.不确定D.保持不变。。13．一个容量为512×1的静态RAM具有A.地址线9根，数据线1根。地址线1根，数据线9根11C.地址线512根，数据线9根14．用若干RAM实现位扩展时，其方法是将A.地址线数据线C.片选信号线15．PROM的与阵列（地址译码器）是D.地址线9根，数据线512根相应地并联在一起。D.读/写线。A.全译码可编程阵列B.全译码不可编程阵列D.非全译码不可编程阵列C.非全译码可编程阵列二、判断题（正确打√，错误的打×）1.）2.RAM）3.）4.用2片容量为16K×8的RAM构成容量为32K×8的RAM）5.）6.ROM和RAM）7.RAM）8.）9.PROM）10.ROM）一、选择题1．一个无符号8位数字量输入的DAC，其分辨率为A.1B.3C.4位。D.82．一个无符号10位数字输入的DAC，其输出电平的级数为A.4B.10C.1024D.2103．一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为A.4KΩ4．4位倒T型电阻网络DAC的电