数字电路实验Multisim仿真

创作时间：二零二一年六月三十天实验一逻辑门电路之邯郸勺丸创作一、创作时间：二零二一年六月三十天一、与非门逻辑功能的测试74LS20（双四输入与非门）仿真结果测或

输入输出电压输出逻辑状态（V）ABCDY000051000151001151011151111100

二、或非门逻辑功能的试74LS02（四二输入非门）仿真结果：输入输出电输出逻辑压状态AB（V）Y0051或010010001100

三、与或非门逻辑功能的测试74LS51（双二、三输入与非门）仿真结果：四、异或门逻辑功74LS86（四二

输入输出ABCDY

能的测试输入异或门）各一00001片0001100110仿真结果：0111011110二、思虑题输入输出1.用一片74LS00实现Y=A+B的逻辑功ABY000011能；101110创作时间：二零二一年六月三十天创作时间：二零二一年六月三十天用一片74LS86设计一个四位奇偶校验电路；实验二组合逻辑电路一、剖析半加器的逻辑功能二.考证三输入输出线-八线译码器的逻辑功能ABSCO00003.考证数01101010据选择器的逻辑功能1101S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q7（10φφφφφ11111111）φ11φφφ11111111用两片100000011111111000011011111110001011011111100011111011111001001111011110010111111011100110111111011001111111111074LS138接成四线-十六线译码器000000010111100011112）用一片74LS153接成两位四选一数据选择器；3）用一片74LS153一片74LS00和接成一位全加器1）设计一个有A、B、C三位代码输入的密码锁（假定密码是011）,当输入密码正确时,锁被打开（Y1=1）,假如密码不符,电路发出报警信号（Y2=1）.创作时间：二零二一年六月三十天创作时间：二零二一年六月三十天以上四个小设计任做一个,多做不限.还能够用门电路搭建实验三触发器及触发器之间的变换D触发器逻辑功能的测试(上涨沿)仿真结果;CPDSRdQQd××11→001Qn+1DS1R0→1CP01××ddQn=0Qn=1××1→011××10→110→11000010101→00010××11110→111111→011JK触发器功能测试（降落沿）Q=0Q=0略JKSdRdCPQn+1Qn=0Qn=100110→1011→00101110→1011→00010110→1011→01111110→1011→010思虑题：（1）（2）（3）略实验四存放器与计数器创作时间：二零二一年六月三十天创作时间：二零二一年六月三十天右移存放器（74ls74为上涨沿有效）2.3位异步二进制加法,减法计数器（74LS112降落沿有效）也能够不加数码显示管1）74LS160设计7进制计数器（74LS160是上涨沿有效,且异步清零,同步置数）若采用异步清零：若采用同步置数：2）74LS160设计7进制计数器略3）24进制进制注意：用74LS160与74LS197、74LS191是完整纷歧样的实验五555准时器及其应用施密特触发器创作时间：二零二一年六月三十天创作时间：二零二一年六月三十天输入电压从零开始增添：输入电压从5V开始减