通信电路原理课件北航11年

笫8章

频率合成技术

8.1概述8.1.1频率合成的基本方法8.1.2主要技术指标8.1.3相位噪声8.2直接频率合成法

（*）

8.3锁相频率合成法8.3.1锁相频率合成器的基本构成8.3.2锁相频率合成器方案设计中的一些考虑8.3.3锁相频率合成器的实际构成方案8.4直接数字式频率合成（*）8.5频率合成器集成电路（*）8.1概述近代通信系统要求通信机：具有大量的、可供用户选择和迅速更换的载频振荡信号。例如，短波通信，要求通信机能在2～30MHz频段内，提供以100Hz为间隔的28万个频率点。移动通信机要求能在150、400、900MHz频率附近提供上百个频率点等等。要求这些频率点的载波振荡频率稳定度与精度，都应能满足系统的性能。频率合成的方法，可以使某一（或多个）基准频率，通过一定的变换与处理后，形成一系列等间隔的离散频率。这些离散频率的频率稳定度和精度均与基准频率相同。这些离散频率能在很短时间内，可由某一频率变换到另一频率。8.1.1频率合成的基本方法直接频率合成法；间接式频率合成法；直接数字频率合成。（1）直接频率合成法采用复杂的，由具有加减乘除四则运算功能的混频器、倍频器、分频器和具有选频功能的滤波器的不同组合来实现频率合成的方法，一般称为直接频率合成法。频率间隔为：fr/N。频率数由倍频器的可变倍频次数M决定。主要缺点：因为有较多的非线性电路，可能产生寄生干扰，使输出信号频谱纯度降低。接入了大量的、滤波性能要求较高的频带滤波器，从而使设备体积庞大，造价也十分昂贵。《通信电路原理》--北航11年48.1.1频率合成的基本方法（续1）（2）锁相频率合成锁相频率合成又称间接式频率合成。取样锁相环：它是用一个或几个参考频率源，然后用锁相环将压控振荡器的频率锁定在某一谐波或组合频率上，由压控振荡器间接产生所需要的频率输出。锁相环路具有良好的窄带滤波特性，故其输出信号质量得到明显的改善。主要优点：系统结构简单；输出频率成分的频谱纯度高；易于得到大量的离散频率；易于集成化。主要缺点：频率转换时间长；单环频率合成器的频率间隔不能做得很小。2023年2月18日8.1.1频率合成的基本方法（续2）（3）直接数字频率合成（DDS）DDS（DirectDigtialFrequencySynthesis）是近年来发展起来的一种将先进的数字处理理论与方法引入信号合成领域的一项新技术。在存储器存入合成波形的M个均匀间隔的样值；以均匀速率把这些样品输出到DAC变换成模拟阶梯信号；再经低通滤波器平滑，便得到所需波形。主要优点：相位连续；分辨力高（可达0.001Hz）；工作频率范围宽，容易做到极低的频率；转换频率的时间短（几乎是即时的频率转换），以及成本低、控制灵活等。主要缺点：输出频率上限不太高，受限于器件可用的最高时钟频率；总输出噪声电平可能很高。8.1.2频率合成器的主要技术指标有：工作频率范围；频率间隔；频率转换时间；频率稳定度与准确度；频谱纯度。（1）工作频率范围：频率合成器最高与最低输出频率所确定的频率范围，称为频率合成器的工作频率范围。（2）频率间隔：每个离散频率（或信道）之间的最小间隔称为频率间隔。又称分辨力。（3）频率转换时间：由一个工作频率转换到另一个工作频率并使后者达到稳定工作所需的时间。8.1.2频率合成器的主要技术指标（续1）（4）频率稳定度与准确度：频率稳定度是指在规定观测时间内，合成器输出频率偏离标称值的程度。一般用该偏离值与输出频率的相对值来表示。准确度则表示实际工作频率与其标称值之间的偏差，又称频率误差。事实上，稳定度与准确度有着密切的关系，因为只有频率稳定度高，频率准确度才有意义。（5）频谱纯度：频谱纯度是指输出信号接近正弦波的程度。可以用输出的有用信号电平与各寄生频率总电平之比的分贝数表示。有用信号频率成分；各寄生信号成分：有用信号的各次谐波成分；周期性干扰（混频器的高次组合频率）和随机干扰（相位噪声）。8.1.3相位噪声单边（SSB）相位噪声：相位噪声的定义：实际振荡器的输出不是一根谱线，还有两个边带，这就是相位噪声；相位噪声的影响：频谱不纯的发射信号对邻道信号产生干扰；接收机中的本振信号不纯降低了中频信号的信噪比；本振的相位噪声也干扰数字通信，增大了误码率。相位噪声的计量：在频域是用单边相位噪声功率来表示，单边相位噪声是指偏离载频一定量处，单位频带内的噪声功率相对于平均载波功率的分贝数。单位是，表示相对于平均载波功率的大小。单边相位噪声功率可用频谱分析仪来测量。通信系统要求：偏离载频10KHz时为-80to-110

《通信电路原理》--北航11年98.1.3相位噪声（续1）参考：余志平等译《CMOS射频集成电路设计》P387Leeson相位噪声模型：Hajimiri相位时变噪声理论：2023年2月18日《通信电路原理》--北航11年108.3.1模拟锁相频率合成器（1）基本构成2023年2月18日8.3.1模拟锁相频率合成器（续1）主要缺点：因为有较多的非线性电路，可能产生寄生干扰；接入了大量的、滤波性能要求较高的频带滤波器，从而使设备体积庞大，造价也十分昂贵。8.3.2数字锁相频率合成器（1）基本原理例如：当fr

=100kHz，分频比N在31～316范围内变化时，输出频率范围将为3.1～31.6MHz，频率间隔为100KHz.。当fr

=100Hz，分频比N=30000～39999时，输出频率将为3～3.9999MHz，频率间隔为100Hz。返回一返回二《通信电路原理》--北航11年138.3.2数字锁相频率合成器（续1）上图原理图的讨论：1.参考频率fr对环路性能的影响输出频率的分辨力，等于输入鉴相器的参考频率，即fr越小，输出信号的频率分辨力将越高；环路频率转换时间tS与fr有关，其间的关系可用下式经验公式描述：即转换时间约为25倍的参考信号周期。因此减小fr

与减小tS

往往成了对频率合成器提出的一对相互矛盾的要求；当要求频率间隔很小时，分频比N的变化将很大，此时环路线性化传递函数也变化很大，从而影响环路的动态工作性能。2023年2月18日8.3.2数字锁相频率合成器（续2）2.可编程分频器工作速度的影响对于一个分频比固定的分频器，目前已有工作在500MHz、800MHz甚至千兆赫的集成器件可供选用；可编程分频器的工作频率则要低很多。TTL部件构成的可编程分频器，上限频率约为25MHz，CMOS部件构成的可编程分频器，上限频率则为4MHz。事实上，大多数通信系统的工作频率则要比上述数值大得多。可是可编程分频器是数字锁相频率合成器的重要部件。其分频比的数目，决定了合成器输出信道的数目；程序分频器的输入频率，也是合成器的输出频率；存在合成器输出频率与分频器工作速度之间的矛盾。上图8.3.2数字锁相频率合成器（续3）（2）含前置分频器的锁相频率合成器由于前置分频器可工作在较高的频率，所以在主分频器前，接入分频比恒定的前置分频器，以降低主分频器（可编程分频）的工作频率；当改变N时，输出频率将为以Pfr为间隔的离散频率系列。可见本方案是以加大频率间隔为代价，换取合成器工作在较高的频段。8.3.2数字锁相频率合成器（续4）（3）采用吞脉冲可变分频器的锁相频率合成器1。吞脉冲可变分频器吞脉冲分频器的构成如下图所示。分频器包含双模前置分频器、主计数器、辅助计数器和模式控制电路几部分。双模分频器具有÷P、和÷（P+1）两种分频模式。《通信电路原理》--北航11年178.3.2数字锁相频率合成器（续5）上图吞脉冲分频器工作原理讨论：模式控制电路为高电平时，双模分频器的分频比为÷(P+1)；模式控制电路为低电平时，双模分频器的分频比为÷P计数；N（主计数器）>A（辅助计数器）；计数起始时，设模式控制电路输出为高电平，则输入端重复频率为f0的脉冲输入时，双模分频器和两计数器同时计数，直到辅助计数器计满A个脉冲，使模式控制电路输出电平降为低电平，双模分频器分频比变为÷P；此后继续输入脉冲，双模分频器与主分频器继续工作，直到主计数器计满N，模式控制电路重新恢复高电平，双模分频器恢复÷（P+1）分频比，各部件进入第二个计数周期为止；2023年2月18日《通信电路原理》--北航11年188.3.2数字锁相频率合成器（续6）吞脉冲分频器工作原理讨论：在一个计数周期内，总计脉冲量为：吞脉冲分频比为：采用吞脉冲分频器构成频率合成器时，其最小频率间隔可以做到等于fr=f0’，而输出频率f0则为：频率分辨力仍为fr，环路频率转换时间没有变化。这是因为上式中有和项。2023年2月18日8.3.2数字锁相频率合成器（续7）2。采用吞脉冲可变分频器的锁相频率合成器若含吞脉冲分频器的锁相频率合成器，其双模分频器的分频数为÷41/40，主计数器的N=3～1023，辅助计数器的A=3～127，已知参考频率=5KHz，要使输出频率=136.550MHz，两计数器N和A应预置于何值？举例2：可列出：27310=40N+A频率点数：4万多。解：由和可得出合成器环路分频器的分频数应为：先忽略A，求得：N=27310/40=682.75，取N=682则余数A值为：A=27310-40×682=30即当=5kHz时，将÷N、÷A两计数器分别置于N=682和A=30，即可使输出频率=136.550MHz。《通信电路原理》--北航11年218.4.1直接数字频率合成基本原理时域抽样定理，即Nyquist定理：对任意一个频带小于fS/2的连续信号s(t)，如果以TS=1/

fS的间隔对它进行等间隔地抽样，则所得到的离散抽样值包含着连续信号的全部信息，通过这些抽样值可以恢复s(t)。余弦信号可表示为：抽样信号为：如果能构造一个抽样信号S*(t)，并使其通过一个理想的低通滤波器，就能得到连续变化的模拟余弦信号s(t)。2023年2月18日《通信电路原理》--北航11年228.4.2DDS的基本结构它主要由时钟、相位累加器、只读存储器、数模转换器和滤波器组成。同时，从下图也不难看出，相位累加器、只读存储器和数模转换器三个环节主要完成抽样函数的S*(t)构造过程，而滤波器是完成将抽样函数S*(t)恢复成正弦波的过程。2023年2月18日《通信电路原理》--北航11年23复习考试要求：1.要求：以电子讲稿和习题为主线。以课堂讨论和CAD练习题为辅助。参考教材和有关参考书。注重概念