2014年-集成电路与系统集成课程设计

集成电路与系统集成课程实践1.每位学生可根据自己的能力选择难易程度不同的题目，但每个题目的选择人数不得超过题目规定的人数，合作者必须有明确的分工，并在报告明确注明,报告中除系统设计的描述可类似，其余必须不同。2.要求花费课外时间自行理解消化题目、查阅资料、学习语法、熟悉设计流程，希望在上机编写代码、绘制版图以及调试之前能完全理解设计题目，根据自己的能力最终确定详细的任务与指标，鼓励课题中的创新设计（如功能的扩展、指标的提高）。3.报告要求解题过程、仿真代码、以及仿真波形的适当解释、硬件的调试等以及个人心得体会。每人提交一份报告（书面和电子版）。报告雷同者直接做不及格处理。4.设计成功后，必须让教师现场检查源代码、波形、硬件等，并回答教师的提问，创新设计部分需特别指出，详细说明。5.报告提交截止时间：放假之前

数模集成电路设计课程设计：模拟IC设计（39人）：题目1：两位flashADC设计（共15人）根据数模混合集成电路设计课程中学习过的FlashADC的基本知识，设计一个采样时钟为200MHz的2位FlashADC。该题供15人选择，两相不交叠时钟电路设计（3人），温度码转二进制码电路设计（3人）,FlashADC核心电路（3人一组，每组采用不同的比较器结构，3*3人＝9人），共15人。提供的基本架构如下，详细的设计方法及原理需自己查阅资料或参照课程学习中的相关PPT内容。整体架构：FlashADC核心电路实现结果：当(VIP－VIN)<-0.5时，输出000当-0.5<(VIP－VIN)<0时，输出001当0<(VIP－VIN)<0.5时，输出011当(VIP－VIN)>0.5时，输出111温度码转二进制码电路设计把上述结果转换为二进制码（2位）：000――――00001――――01011――――10111――――11(a)参考电平的设计，选择合适的电阻值，使得，（b）ADC架构如图所示，Vin+,Vin-为要比较的输入信号，Vref3,Vref1为参考电压，Vref2为共模电平和0的比较电平。为两相不交叠时钟。(c)两相不交叠时钟电路设计（题目1第一组，3人）（d）比较器设计方案一：静态再生锁存比较器结构（题目1第二组，3人）方案二：动态比较器结构（题目1第三组，3人）方案三：AB类再生锁存比较器结构（题目1第四组，3人）比较器的输入级及比较电路比较器的输出级(d)温度码转二进制码电路设计（题目1第五组，3人）题目2全差分运算放大器设计（12人）在3.3Vtsmc0.35um工艺上设计一个全差分运算放大器，设计指标如下：直流增益：>90dB负载电容：=3pF输出共模电平：1.65V（VDD/2）输入共模电平根据不同结构自行选择带宽：>300MHz相位裕度：>600差分输出摆幅为±3V2人一组，每组采用不同的方案实现，4*3人＝12人方案一：采用PMOS输入对管的折叠式共源共栅+共源级放大器的两级运放结构。（第二级没有给出）（题目2第一组，3人）方案二：采用NMOS输入对管的折叠式共源共栅+共源级放大器的两级运放结构。（第二级没有给出）（题目2第二组，3人）方案三：PMOS输入对管的套筒式共源共栅+共源级放大器的两级运放结构。（题目2第三组，3人）方案四：PMOS输入对管的套筒式共源共栅+共源级放大器的两级运放结构。（第二级没有给出）（题目2第四组，3人）题目3差分输入单端输出运算放大器设计（共6人）直流增益：>90dB负载电容：=3pF输出共模电平：1.65V（VDD/2）输入共模电平根据不同结构自行选择带宽：>200MHz相位裕度：>600差分输出摆幅为±3V2人一组，每组采用不同的方案实现，2*3人＝6人方案一：低电源低压套筒式+共源级放大器（题目3第一组，3人）方案二：低电源低压折叠式+共源级放大器（题目3第二组，3人）题目4带隙基准电路设计（共6人）整体电路图如图所示，包括3部分：带隙基准电路部分，产生电流源电路部分，电流镜部分。题目4第一组：带隙基准，3