微机原理及应用习题库硬件应用设计题

微机原理及应用微型计算机系统概述第一讲和第二讲0.20.81画出微型计算机应用硬件基本组成框图。微机原理及应用变量及伪指令第18讲0.80.810设变量var1的逻辑地址为0100：0000，画出下列语句定义的变量的存储分配图。VAR1DB12H,0A5H,18+20,50/3,0，－1VAR2DW12H,0VAR3DD12345678HVAR4DB‘ABC’DW‘AB’VAR5DB?,?VAR6DB4DUP(0FFH,?)VAR7DB3DUP(55H,2DUP(77H))微机原理及应用总线结构与时序第42~44讲0.80.88CPU执行一条指令的时间称为指令周期。画出一个基本总线周期时序。微机原理及应用总线结构与时序第42~44讲0.80.810利用74LS373数据锁存器设计系统地址总线A19～A0形成电路。解：根据AD15～AD0、A19/S6、A18/S5、A17/S4、A16/S3和ALE信号功能以及74LS373芯片引脚功能，设计的系统地址总线A19～A0形成电路如下图所示。微机原理及应用总线结构与时序第42~44讲0.80.810利用74LS245数据双向缓冲器设计系统数据总线D15～D0形成电路。解：根据AD15～AD0、D0形成电路如下图所示。和信号功能以及74LS245芯片引脚功能，设计的系统数据总线D15～微机原理及应用总线结构与时序第42~44讲0.80.810画出8086CPU工作在最小方式时的系统总线读时序图。微机原理及应用总线结构与时序第42~44讲0.80.810画出8086CPU工作在最小方式时的系统总线写时序图。微机原理及应用总线结构与时序第42~44讲0.80.810画出8086CPU的和A0的不同组合状态。操作A0使用的数据引脚读或写偶地址的一个字读或写偶地址的一个字节读或写奇地址的一个字节读或写奇地址的一个字0010AD15～AD0AD7～AD0AD15～AD8AD15～AD8(第1个总线周期放低位数据字节)AD7～AD0011120(第2个总线周期放高位数据字节)微机原理及应用总线结构与时序第42~44讲0.80.810画出8086CPU工作在最大方式时的系统总线读时序图。微机原理及应用总线结构与时序第42~44讲0.80.810画出8086CPU工作在最小方式时的系统总线写时序图。微机原理及应用总线结构与时序第42~44讲0.80.815画出8086CPU工作在最小方式时的系统总线结构。微机原理及应用总线结构与时序第42~44讲0.80.815画出8086CPU工作在最大方式时的系统总线结构。微机原理及应用存储器设计第47~50讲0.80.810说明计算机中内存储器的分类。微机原理及应用存储器设计第47~50讲0.80.810在8088CPU工作在最大方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel6264。若分配给该SRAM的起始地址为62000H，片选信号（设计该SRAM存储器的片选信号形成电路。）为低电平有效。请用全地址译码方法解：因为Intel6264的片容量为8k×8b(8kB)，因此只需要1片Intel6264存储器芯片。由于Intel6264片内地址线有13根，所以8088CPU系统地址总线的低13位A12～A0直接与Intel6264的片内地址引脚A12～A0相连接，作片内寻址，来选择片内具体的存储单元。由于采用全地址译码，所以8088CPU系统地址总线的高7位A19～A13全部参加译码，其译码输出作为存储器芯片的片选信号域。。当有效时，对应的存储器地址范围为62000H～63FFFH连续的8kB存储区微机原理及应用存储器设计第47~50讲0.80.810在8088CPU工作在最小方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel6264。若分配给该SRAM的地址范围为00000H～0FFFFH，片选信号（址译码方法设计该SRAM存储器的片选信号形成电路。）为低电平有效。请用部分地解：因为Intel6264的片容量为8k×8b(8kB)，因此只需要1片Intel6264存储器芯片。而题目给出的地址范围为00000H～0FFFFH，共64kB，说明有8个地址重叠区，即采用部分地址译码时，有3条高位地址线（A15、A14和A13）不参加译码。由于8088CPU工作在最小方式，所以，片选信号（）形成电路如图6.23所示。=0要参加译码。根据以上设计原则设计的SRAM存储器的微机原理及应用存储器设计第47~50讲0.80.810在某8088微处理器系统中，需要用8片6264构成一个64kB的存储器。其地址分配在00000H~0FFFFH内存空间，地址译码采用全译码方式，用74LS138作译码器，请画出存储器译码电路。解：根据题目已知条件和74LS138译码器的功能，设计的存储器译码电路如下图所示。图中74LS138的每一个输出端均与一块6264芯片的片选端相连，8个输出端分别选通1个8kB的存储空间（即1个6264模块），共占有64kB内存空间。微机原理及应用存储器设计第47~50讲0.80.810利用74LS688设计译码电路，输出端作为Intel62128SRAM的片选信号，分配给Intel62128的地址范围为74000H~77FFFH。画出8088CPU工作在最大方式下的译码电路。解：由于Intel62128为16kBSRAM，片内寻址的地址引脚为14条，故片外寻址用于参加译码的地址线为A19~A14共6根。用74LS688进行译码时，将高位地址线A19~A14接在74LS688P边的P5~P0，P边多余的两条线接到固定的高电平(也