第五章接口电路

第五章接口技术

I/O接口概述

CPU与外设数据传送的方式

DMA控制器8237I/O端口1I/O端口2I/O端口3地址译码数据缓冲控制电路外设ABDBCBCPU5.1I/O接口概述

介于主机和外设之间的一种缓冲电路称为I/O接口电路1．I/O接口的功能及其组成（1）速度的不匹配。（2）信息格式的不匹配。（3）信息类型与信号电平的不匹配。（4）时序的不匹配。2、接口电路的分类和功能接口电路按通用性分为两类：通用接口和专用接口通用接口：可供多种外部设备使用的标准接口，目的是使微机正常工作通用接口通常制造成集成电路芯片，称为接口芯片。最初的IBM-PC使用了6块接口芯片：

8284、8288、8255、8259、8237、8253后来的微机将这些芯片集成为大规模集成电路芯片，称为芯片组。如82430TX芯片组，由两片芯片组成：北桥：82439TX南桥：82371AB专用接口：为某种用途或某类外设而专门设计的接口电路，目的在于扩充微机系统的功能。专用接口通常制造成接口卡，插在主板总线插槽上使用。通用接口和专用接口的界限并不严格。按照可编程性，接口芯片分成硬布线逻辑接口芯片和可编程接口芯片。可编程接口芯片的功能可以由指令来控制。2．I/O接口的端口及其寻址方式

一个I/O接口总要包括若干个端口，如数据端口、命令端口、状态端口、方式端口、操作结果端口、地址索引端口等。I/O端口也必须进行编址以便能被主机访问。在微机系统中，对I/O接口的端口编址有两种方法：端口统一编址和端口独立编址。

三、I/O端口的编址方式I/O端口与存储单元统一编址I/O端口独立编址PC系列机采用I/O端口独立编址方式Port65535Port255Port3Port2Port1Port0Port0(16位)Port1(16位)Port0(32位)（1）统一编址把外设接口与内存统一进行编址。各占据统一地址空间的不同部分。优点指令统一，灵活；访问控制信号统一。

缺点内存可用地址空间减小FFFFFHEFFFFHF0000H0地址空间(共1MB)内存地址(960KB)I/O地址(64KB)FFFFFHEFFFFHF0000H

（2）独立编址外设地址空间和内存地址空间相互独立。优点：内存地址空间不受I/O编址的影响缺点：I/O指令功能较弱8086总线A19-A0A9-A0MEMR、MEMWIOR、IOW、AEN存储器输入/输出三、I/O端口的编址方式端口地址是一种重要资源表1.1I/O端口地址分配返回本节3．I/O端口地址的译码（1）固定式端口地址译码：所谓固定式端口地址译码是指接口中用到的端口地址不能更改。（2）可选式地址译码：可选式地址译码常用的是开关式可选端口地址译码。使用跳线开关选择I/O端口译码地址。图IBM-PC系统板I/O地址译码电路地址范围I/O接口名称000H~01FHDMA控制器020H~03FH中断控制器040H~05FH定时器8253/8254060H~07FH并行接口芯片82550A0H~0BFHNMI屏蔽寄存器080H~09FHDMA页面寄存器表

PC/XT机系统板配置的端口地址图使用跳线开关选择I/O口译码地址5.Intel80X86CPU中的端口访问（1）8086/8088采用IN和OUT指令访问端口（2）80286和80386/80486还支持INSB/INSW和OUTSB/OUTSW指令访问端口5.2CPU与外设数据传送的方式（1）程序传送方式：在程序控制下进行数据传送。（2）中断处理方式：由I/O设备主动提出服务请求（即中断申请）。（3）DMA控制方式：DMA即直接存储器存取。可以满足高速I/O设备与RAM进行数据传送的需要（如图所示）。1、程序直接传送方式1）无条件传送 无条件：每次进行输入/输出之前，不需要查询外设的状态(如，静态开关输入和LED显示输出)。2）有条件传送又称查询式传送，在每次输入/输出之前，先要读取外设的状态，满足一定的条件才能进行一次I/O操作。例：有条件地从输入口取数 ；设S_PORT为已定义的状态口地址 ；设D_PORT为已定义的数据口地址(a)WAIT：INAL,S_PORT；取状态信息 TESTAL,80H；若最高位＝1,为满足条件JZWAIT；不满足条件，则循环等待INAL,D_PORT；满足条件输入信息

(b)CHECK:INAL,S_PORT；取状态信息TESTAL,80H;若最高位＝1,为满足条件JZDONE；不满足条件，则退出INAL,D_PORT;满足条件输入信息DONE:RET(a)(b)CHECKWAIT二、中断传送方式使用查询方式，CPU必须检测接口电路的状态寄存器，如果设备未准备好，CPU就要不断地查询，降低了CPU的运行效率中断方式：当外设作好传送准备后，主动向CPU请求中断，CPU响应中断后在中断处理程序中与外设交换数据。若外设未准备好，CPU可以执行其他程序，提高了CPU的利用率每条指令完成后，CPU均可响应中断，因此当设备准备好时，可及时与CPU交换数据，提高了实时性中断的概念－中断请求(InterruptRequest)

－中断响应(InterruptAcknowledge)中断请求INTR中断请求INTR中断服务程序1中断服务程序2主程序IRETIRET断点中断源使用堆栈保护断点3.DMA方式(直接存储器存取方式)当外设的速度相对很高，且一次传送的数据量很大时，中断方式的效率就很低。例如，对磁盘的读写操作，一般的文件都有几十K，几百K，甚至几兆，通过DMA方式利用专门的接口控制电路，在存储器与高速的外设之间进行大量的数据交换，而不需要CPU的参与。DMA控制器－DMAC，除了具有一般接口的特点外，CPU可以通过对DMAC相应端口的读/写操作来控制DMA的工作方式；DMAC在得到总线控制权后，能够像CPU一样提供相应的控制信号来控制系统总线，从而实现外设与内存之间高速大量的数据传输。一般接口电路不具备控制总线的能力。典型的DMA传送流程图5.3DMA与DMA控制器DMA(DirectMemoryAccess)的概念DMA方式不用处理器干预完成M与I/O间数据传送。DMA期间系统总线由其它主模块控制(驱动)控制总线的主模块要提供系统的地址及控制信号。DMA控制器与处理器配合可实现系统的DMA功能。3.Intel8237A可编程DMA控制器8237A主从两面性：作为DMAC，8237A是可控制总线的主模块。作为I/O芯片，8237A可被处理器读写。运行时注意8237A主-从地址的变化。8237A组成说明：8237A有四个独立通道：每个通道有16位地址，16位字节数计数器，6位模式REG。四个通道公用控制寄存器，状态寄存器，屏蔽寄存器，请求标志寄存器及暂存器，各寄存器均为8位。控制REG.8HRQAddr.Temp.16CountTemp.16状态REG.8暂存器8HLDARENMODEREG.6REQ1FLAG1MASK

FLAG当前ADDR..REG.16基地址REG.16可读非读当前字节计数器.16基字节数REG.16

通道0通道1通道2通道3HOLDHLDACLOCKAEN关闭CPU地址锁存器EN#STB锁存器ADSTBDB7：DB0IO/M#CS#ADDR.译码DATASUBA15~A8A7~A0地址总线A3~A0A7~A4IOR#MEMR#IOW#MEMW#READYRESETDREQ0DACK0DREQ1DACK1DREQ2DREQ3DACK2DACK3EOP#DMA与DMA控制器（续）3.Intel8237A可编程DMA控制器框图(续）8237A组成说明：基地址寄存器：放DMA传送RAM地址初值。当前地址寄存器：DMA传送时内容变化,可读。基字节数寄存器：DMA传送的总字节数。当前字节数寄存器：DMA传送时内容变化,可读。3.Intel8237A可编程DMA控制器8237A引线说明：DB7-DB0：双向数据总线。8237A为从模块时被处理器编程或读状态，DB7-DB0作为数据线，传输数据或命令字。8237A为主模块时DB7-DB0输出地址A15-A8，在MM传送操作时经DB7-DB0，将M数据送8237A暂存器。CS#：片选，从模块时处理器用来寻址8237A。IOR#，IOW#：I/O读写控制，双向。8237A在从模块时为输入，在主模块时为输出。AEN，ADSTB输出：8位地址锁存允许及选通。在主模块时允许外部锁存器锁存8237A的高8位地址。MEMR#，MEMW：输出，存储器读写控制，主模块时送存储器。READY：输入，准备就绪，主模块时控制总线周期的长度，与慢速设备同步。RESET：输入，复位信号，复位时屏幕寄存器置1，其它寄存器置0。EOP#：双向。输出时，表明内部通道传送结束；输入时，表明外部强迫DMA传送停止。DREQ0-DREQ3：I/O设备DMA请求输入信号。DACK0-DACK3：输出DMA请求的响应。HRQ：8237A向处理器发出的总线请求信号。HLDA：处理器发给8237A的总线请求响应信号。地址总线HRQDREQDMACHLDADACK总线请求总线响应

HOLDHLDACPUDMA请求DMA响应I/O设备控制总线数据总线2.DMA系统组成及工作过程2.

DMA系统组成及工作过程․DMA工作过程

I/O向DMACDMAC向CPU响应DMAC向发请求CPU发请求DMAC请求I/O发响应DMA传送结束DMA传送进行DMAC发出控制信号DMAC发出内存地址3.DMA的四种传送方式：⑴单字节传送方式⑵数据块传送方式⑶请求传送方式⑷级连方式字节传送允许DMA

DMA请求？DMAC发BUS请求CPU响应DMA放弃BUSDMAC控制传一个字节

块结束否？放弃总线中断请求NDMA放总线NY

Y․DMA传送方式允许DMADMA请求？DMAC发BUS请求CPU响应DMA放弃BUSDMAC控制传一个字节块结束否？放总线中断请求DMA请求？NYYN块传送․DMA传送方式随机请求DEMANDREQUEST允许DMADMA请求？DMAC发出BUS请求CPU响应DMA放弃总线DMAC控制传一个字节块结束否？放总线中断请求YDMA请求？Y放总线NNY․DMA传送方式通道REGISTER操作CS#10R#10W#A3A2A1A0内F/FDB0~DB7000

1111基/现行地址基/现行字计数现行地址现行字计数基/现行地址现行地址基/现行字计数现行字计数写写写写读读读读

010010001001

010010

0010010100100010010010010100100000000000000000000100010001000100100010001000100011001100110011

0101010101010101

A0~A7A8~A15A0~A7A8~A15W0~W7W8~W15W0~W7W8~W15W0~W7W8~W15W0~W7W8~W15A0~A7A8~A15A0~A7A8~A158237A字计数器与地址寄存器端口号与对应操作（1）8237A编程地址、字计数器端口分配08237A字计数器与地址寄存器端口号与对应操作（2）通道REGISTER操作CS#10R#10W#A3A2A1A0内F/FDB0~DB7223333基/现行地址基/现行字计数现行地址现行字计数基/现行地址现行地址基/现行字计数现行字计数写写写写读读读读

010010001001

010010

0010010100100010010010010100100100010001000100010101010101010101100110011001100111011101110111

0101010101010101

A0~A7A8~A15A0~A7A8~A15W0~W7W8~W15W0~W7W8~W15W0~W7W8~W15W0~W7W8~W15A0~A7A8~A15A0~A7A8~A1522

操作命令与端口号对应关系表A3A2A1A0IOR#IOW#操作十六进制100001读状态REG.8100010写命令/控制REG.100101非法9100110写DMA请求标志REG.

101001非法A101010写屏蔽标志REG.101101非法B101110写模式REG.110001非法C110010清除字节指针F/F

110101读暂存器D110110复位（总清）

111001非法E111010清除/屏蔽标志REG.111101非法F111110写所有屏蔽REG单一位三个软件命令不依赖DB上数据所有位

8237A模式REG.格式（写B号）：工作方式设定

D7D6D5D4D3D2D1D0模式选择随机请求传输模式00单字节传输模式001111非传输模式级联传输模式地址增量选择地址加10地址减11自动预置功能选择禁止0

允许1

通道选择

0选0#Channel

0011101选1#Channel选2#Channel选3#Channel传输类型选择

00校验传输001111

XX写传输

读传输非法D7D6=11

8237A控制/命令REG.格式（写8号）：硬件设置与运行控制MEM.传输

D7D6D5D4D3D2D1D0DACK有效电平低电平有效0高电平有效101DREQ有效电平高电平有效扩展写

MEM.011001

Enable8237A低电平有效不扩展写0扩展写1D3=1

X优